[发明专利]集成电路的时钟控制方法、装置及集成电路有效
| 申请号： | 201810496479.0 | 申请日： | 2018-05-22 |
| 公开（公告）号： | CN110514981B | 公开（公告）日： | 2022-04-12 |
| 发明（设计）人： | 高国重;齐子初 | 申请（专利权）人： | 龙芯中科技术股份有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 北京润泽恒知识产权代理有限公司 11319 | 代理人： | 莎日娜 |
| 地址： | 100095 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供了一种集成电路的时钟控制方法、装置及集成电路，涉及集成电路技术领域。其中，集成电路包括时钟组，所述时钟组中的每个时钟配置有对应的时钟隔离逻辑模块，该方法包括：依据接收到的扫描使能信号，确定各时钟对应的时钟隔离逻辑模块的测试时钟状态；若所述时钟隔离逻辑模块的测试时钟状态为开启状态，则依据所述时钟隔离逻辑模块接收到的扫描测试时钟，生成测试时钟；依据所述测试时钟进行扫描测试，生成扫描测试向量。本发明实施例解决了扫描测试中跨时钟域潜在的扫描捕获违例问题。 | ||
| 搜索关键词： | 集成电路 时钟 控制 方法 装置 | ||
【主权项】：
1.一种集成电路的时钟控制方法，其特征在于，所述集成电路包括时钟组，所述时钟组中的每个时钟配置有对应的时钟隔离逻辑模块，所述方法包括：/n依据接收到的扫描使能信号，确定各时钟对应的时钟隔离逻辑模块的测试时钟状态；/n若所述时钟隔离逻辑模块的测试时钟状态为开启状态，则依据所述时钟隔离逻辑模块接收到的扫描测试时钟，生成测试时钟；/n依据所述测试时钟进行扫描测试，生成扫描测试向量。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于龙芯中科技术股份有限公司，未经龙芯中科技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810496479.0/，转载请声明来源钻瓜专利网。
- 上一篇：晶圆级测试方案的生成方法及装置
- 下一篇：性能分析系统与方法
