[发明专利]集成电路的时钟控制方法、装置及集成电路

说明书

本发明实施例提供了一种集成电路的时钟控制方法、装置及集成电路，涉及集成电路技术领域。其中，集成电路包括时钟组，所述时钟组中的每个时钟配置有对应的时钟隔离逻辑模块，该方法包括：依据接收到的扫描使能信号，确定各时钟对应的时钟隔离逻辑模块的测试时钟状态；若所述时钟隔离逻辑模块的测试时钟状态为开启状态，则依据所述时钟隔离逻辑模块接收到的扫描测试时钟，生成测试时钟；依据所述测试时钟进行扫描测试，生成扫描测试向量。本发明实施例解决了扫描测试中跨时钟域潜在的扫描捕获违例问题。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种集成电路的时钟控制方法，一种集成电路的时钟控制装置以及一种集成电路。

背景技术

随着集成电路制造工艺技术的快速发展，大规模集成电路诸如通用微处理器、片上系统(System-On-a-Chip，SOC)等向多个知识产权核(Intellectual Property，IP)核整合的方向发展。

这些大规模集成电路的多时钟设计通常会需要提供多个外部时钟源或需要多个锁相环(PhaseLockedLoop，PLL)提供不同的时钟源，芯片内部的时序逻辑也有可能由不同的时钟沿触发。诸如多个外部时钟源、多个锁相环时钟源、正沿触发器和负沿触发器等因素会增加多个异步时钟域大规模集成电路的设计、测试及时序困难，引发一些多时钟域问题。例如，在多时钟域大规模集成电路的扫描测试中，若两个时钟域之间存在数据迁移，即存在交叉时钟域逻辑，则在扫描捕获阶段同时激发两个时钟域的扫描捕获时钟脉冲，很可能会出现扫描捕获数据丢失或数据不一致等扫描捕获违例现象。

发明内容

本发明实施例提供了一种集成电路的时钟控制方法，以解决多时钟域大规模集成电路的扫描测试中跨时钟域潜在的扫描数据捕获违例问题。

相应的，本发明实施例还提供一种集成电路的时钟控制装置和一种集成电路，以证上述方法的实现和应用。

为了解决上述问题，本发明实施例公开了一种集成电路的时钟控制方法，所述集成电路包括时钟组，所述时钟组中的每个时钟配置有对应的时钟隔离逻辑模块，所述方法包括：依据接收到的扫描使能信号，确定各时钟对应的时钟隔离逻辑模块的测试时钟状态；若所述时钟隔离逻辑模块的测试时钟状态为开启状态，则依据所述时钟隔离逻辑模块接收到的扫描测试时钟，生成测试时钟；依据所述测试时钟进行扫描测试，生成扫描测试向量。

可选地，所述时钟组为依据所述集成电路中各时钟的数据路径进行时钟分组得到的，同一时钟组中的各时钟的数据路径互相独立。

可选地，所述时钟组中的每个时钟还配置有对应的时钟控制信号生成器，所述依据接收到的扫描使能信号，确定各时钟对应的时钟隔离逻辑模块的测试时钟状态，包括：当接收到的扫描使能信号是扫描捕获使能信号时，分别基于每个时钟对应的时钟控制信号生成器输出的时钟控制信号，确定每个时钟对应时钟隔离逻辑模块的测试时钟状态。

可选地，所述基于每个时钟对应的时钟控制信号生成器输出的时钟控制信号，确定每个时钟对应时钟隔离逻辑模块的测试时钟状态，包括：针对每个时钟，检测所述时钟控制信号的状态值是否为预设的使能状态值；当所述时钟控制信号的状态值为使能状态值，确定所述时钟隔离逻辑模块的测试时钟状态为开启状态；当所述时钟控制信号的状态值为非使能状态信值，确定所述时钟隔离逻辑模块的测试时钟状态为关闭状态。

可选地，所述确定每个时钟对应时钟隔离逻辑模块的测试时钟状态之前，还包括：对所述时钟控制信号生成器进行约束，确定各时钟组对应的时钟数据约束关系；在扫描捕获过程中，依据所述时钟数据约束关系，确定各时钟控制信号生成器输出的时钟控制信号的状态值。其中，依据所述测试时钟进行扫描测试，生成扫描测试向量，包括：依据所述测试时钟，控制时钟对应的扫描时序逻辑电路进行扫描捕获，得到扫描捕获结果；基于所述扫描捕获结果，生成扫描测试向量。