[发明专利]通孔结构及其形成方法有效
申请号: | 201810450493.7 | 申请日: | 2018-05-11 |
公开(公告)号: | CN109768011B | 公开(公告)日: | 2021-07-23 |
发明(设计)人: | 黄伟杰;陈界璋;许峰嘉;徐晨祐 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L45/00;H01L23/538;H01L27/24 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种方法包括提供具有导电柱的衬底、位于导电柱上方的介电层和位于介电层上方的多个牺牲块,从顶视图中多个牺牲块围绕导电柱;沉积覆盖多个牺牲块的牺牲层,牺牲层具有正位于导电柱之上的凹槽;在牺牲层上方沉积硬掩模层;从凹槽的底部去除硬掩模层的部分,使用硬掩模层作为蚀刻掩模来蚀刻凹槽的底部,从而暴露导电柱的顶面;并且在凹槽内形成导电材料,导电材料与导电柱的顶面物理接触。本发明的实施例还涉及通孔结构及其形成方法。 | ||
搜索关键词: | 结构 及其 形成 方法 | ||
【主权项】:
1.一种形成半导体器件的方法,包括:提供具有导电柱的衬底、位于所述导电柱上方的介电层以及位于所述介电层上方的多个牺牲块,从顶视图中,所述多个牺牲块围绕所述导电柱;沉积覆盖所述多个牺牲块的牺牲层,所述牺牲层具有正位于所述导电柱之上的凹槽;在所述牺牲层上方沉积硬掩模层;从所述凹槽的底部去除所述硬掩模层的部分;使用所述硬掩模层作为蚀刻掩模来蚀刻所述凹槽的底部,从而暴露所述导电柱的顶面;以及在所述凹槽内形成导电材料,所述导电材料与所述导电柱的顶面物理接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810450493.7/,转载请声明来源钻瓜专利网。
- 上一篇:改善半导体器件良率的方法
- 下一篇:包括含相变材料的板载非易失性存储器的芯片
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造