[发明专利]通孔结构及其形成方法有效
申请号: | 201810450493.7 | 申请日: | 2018-05-11 |
公开(公告)号: | CN109768011B | 公开(公告)日: | 2021-07-23 |
发明(设计)人: | 黄伟杰;陈界璋;许峰嘉;徐晨祐 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L45/00;H01L23/538;H01L27/24 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 结构 及其 形成 方法 | ||
1.一种形成半导体器件的方法,包括:
提供具有导电柱的衬底、位于所述导电柱上方的介电层以及位于所述介电层上方的多个牺牲块,从顶视图中,所述多个牺牲块围绕所述导电柱;
沉积覆盖所述多个牺牲块的牺牲层,所述牺牲层具有正位于所述导电柱之上的凹槽;
在所述牺牲层上方沉积硬掩模层;
从所述凹槽的底部去除所述硬掩模层的部分;
使用所述硬掩模层作为蚀刻掩模来蚀刻所述凹槽的底部,从而暴露所述导电柱的顶面;以及
在所述凹槽内形成导电材料,所述导电材料与所述导电柱的顶面物理接触。
2.根据权利要求1所述的方法,其中,所述多个牺牲块中的每个具有圆柱形状。
3.根据权利要求2所述的方法,其中,所述牺牲层包括与所述多个牺牲块相同的材料组成。
4.根据权利要求2所述的方法,其中,所述牺牲层和所述多个牺牲块包括不同的材料组成。
5.根据权利要求1所述的方法,其中,所述多个牺牲块由四个牺牲块构成。
6.根据权利要求1所述的方法,其中,沉积所述硬掩模层包括实施化学汽相沉积(CVD)工艺。
7.根据权利要求1所述的方法,其中,去除所述硬掩模层的部分包括实施湿蚀刻工艺。
8.根据权利要求1所述的方法,其中,在所述凹槽内形成所述导电材料包括实施原子层沉积(ALD)工艺。
9.根据权利要求1所述的方法,其中,所述凹槽内的所述导电材料包括氮化钛。
10.根据权利要求1所述的方法,其中,所述硬掩模层包括与所述凹槽内的所述导电材料相同的材料组成。
11.根据权利要求1所述的方法,还包括:
在所述凹槽内形成所述导电材料之后,实施化学机械平坦化(CMP)工艺以暴露所述介电层的顶面。
12.根据权利要求11所述的方法,其中,在实施所述化学机械平坦化工艺之后,所述凹槽内的所述导电材料具有小于1.0的宽高比。
13.一种形成半导体器件的方法,包括:
提供具有底部电极的半导体衬底;
在所述半导体衬底之上形成化学机械平坦化(CMP)停止层;
在所述化学机械平坦化停止层之上形成第一牺牲层;
图案化所述第一牺牲层以形成从顶视图中围绕所述底部电极的多个牺牲块;
在所述多个牺牲块上方沉积第二牺牲层,其中,所述第二牺牲层具有正位于所述底部电极之上的凹槽;
从所述凹槽的底部去除所述第二牺牲层的部分,从而在所述凹槽的底部处暴露所述化学机械平坦化停止层;
通过所述凹槽的底部蚀刻所述化学机械平坦化停止层,从而在所述化学机械平坦化停止层中形成通孔;以及
用导电材料填充所述通孔,其中,所述导电材料与所述底部电极物理接触。
14.根据权利要求13所述的方法,其中,从所述凹槽的底部去除所述第二牺牲层的部分包括:
在所述第二牺牲层上方形成硬掩模层;
去除所述硬掩模层的位于所述凹槽的底部之上的部分以暴露所述第二牺牲层的部分;以及
使用所述硬掩模层作为蚀刻掩模来蚀刻所述第二牺牲层。
15.根据权利要求14所述的方法,其中,形成所述硬掩模层包括在所述凹槽的底部处沉积具有比在所述凹槽的侧壁上更小的厚度的所述硬掩模层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810450493.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:改善半导体器件良率的方法
- 下一篇:包括含相变材料的板载非易失性存储器的芯片
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造