[发明专利]半导体器件在审
申请号: | 201810354502.2 | 申请日: | 2018-04-19 |
公开(公告)号: | CN108807289A | 公开(公告)日: | 2018-11-13 |
发明(设计)人: | 小林达也 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/13 | 分类号: | H01L23/13;H01L23/31;H01L23/49;H01L23/492 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 李兰;孙志湧 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件,本发明的目的是提高配置半导体器件的布线基板的布线设计的自由度。在配置具有BGA封装结构的半导体器件的布线基板的安装表面的外周侧的在透视平面图中与布置在布线基板的芯片装载面上的多个引线不重叠的位置处布置具有NSMD结构和焊区通孔结构的焊区。另一方面,在比布线基板的安装表面上的一组焊区更靠内侧的在透视平面图中与布置在布线基板的芯片装载面上的引线重叠的位置处布置具有NSMD结构且与引出布线部相连的焊区部。 | ||
搜索关键词: | 布线基板 半导体器件 焊区 安装表面 芯片装载 位置处 透视 布线设计 通孔结构 引出布线 不重叠 配置 外周 组焊 | ||
【主权项】:
1.一种半导体器件,包括:布线基板,所述布线基板包括具有第一表面以及与所述第一表面相反的第二表面的基材、布置在所述基材的所述第一表面上的多个引线、提供于所述基材的所述第一表面上使得所述多个引线露出的第一绝缘膜、布置在所述基材的所述第二表面上的多个焊区、提供于所述基材的所述第二表面上使得所述多个焊区露出的第二绝缘膜、每一个都贯通于所述基材的所述第一表面与所述第二表面之间的多个通孔、以及分别形成于所述多个通孔内并且分别使所述多个引线与所述多个焊区电连接的多个通孔布线;半导体芯片,所述半导体芯片具有第三表面、形成于所述第三表面之上的多个电极、以及与所述第三表面相反的第四表面,并且所述半导体芯片被安装在所述布线基板的所述第一表面之上使得所述第四表面面对所述基材的所述第一表面;多个导线,所述多个导线使所述半导体芯片的所述多个电极分别与所述布线基板的所述多个引线电连接;树脂密封体,所述树脂密封体密封所述半导体芯片和所述多个导线;以及外部端子,所述外部端子提供于所述多个焊区的每一个上,其中,所述多个焊区具有:多个第一焊区,所述多个第一焊区在透视平面图中与所述多个引线不重叠,并且沿着所述基材的边缘布置,以及多个第二焊区,所述多个第二焊区在平面图中位于比所述多个第一焊区更靠内侧,在透视平面图中与所述多个引线重叠,并且沿着所述基材的边缘布置,其中,形成于所述基材的所述第二表面上的布线部被连接到所述多个第二焊区中的每一个,其中,所述多个第二焊区具有位于最靠近所述多个第一焊区当中的第一基准焊区的第二基准焊区,其中,所述第一基准焊区与所述第二基准焊区之间的第一距离大于所述多个第一焊区当中的沿着所述基材的边缘彼此相邻的两个焊区之间的距离,其中,所述多个通孔布线具有:第一通孔布线,所述第一通孔布线与所述第一焊区电连接,以及第二通孔布线,所述第二通孔布线经由所述布线部与所述第二焊区电连接,其中,所述多个通孔当中的其内形成有所述第一通孔布线的第一通孔在平面图中与所述第一焊区重叠,其中,所述多个通孔当中的其内形成有所述第二通孔布线的第二通孔在平面图中与所述第二焊区不重叠,其中,在所述第二绝缘膜中形成多个开口部,所述多个开口部分别露出所述多个焊区,使得所述多个焊区在平面图中分别位于所述多个开口部之内,以及其中,所述多个开口部具有:第一开口部,所述第一开口部露出所述第一焊区,以及第二开口部,所述第二开口部露出所述布线部的一部分以及所述第二焊区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810354502.2/,转载请声明来源钻瓜专利网。
- 上一篇:电子封装件及其制法
- 下一篇:一种半导体功率器件封装模块及其制造方法