[发明专利]三维半导体装置及其制造方法有效
| 申请号： | 201810311074.5 | 申请日： | 2018-04-09 |
| 公开（公告）号： | CN108695339B | 公开（公告）日： | 2023-09-05 |
| 发明（设计）人： | 李昭贤;沈善一;李载德;张在薰;韩智勋 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B43/35 | 分类号： | H10B43/35;H10B43/27;H10B43/50 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 张帆;赵南 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种三维半导体装置及其制造方法。三维半导体装置包括：堆叠结构，其包括交替地堆叠在衬底上的绝缘层和电极；衬底与堆叠结构之间的水平半导体图案；竖直半导体图案，其穿过堆叠结构，并且连接至水平半导体图案；以及位于堆叠结构的一侧的共源极插塞。堆叠结构、水平半导体图案和共源极插塞在第一方向上延伸。水平半导体图案包括在第一方向上延伸的第一侧壁。第一侧壁具有朝着共源极插塞突出的突起。 | ||
| 搜索关键词： | 三维 半导体 装置 及其 制造 方法 | ||
【主权项】：
1.一种三维半导体装置，包括：堆叠结构，其包括交替地堆叠在衬底上的绝缘层和电极；水平半导体图案，其位于所述衬底与所述堆叠结构之间；竖直半导体图案，其穿过所述堆叠结构，并且连接至所述水平半导体图案；以及共源极插塞，其位于所述堆叠结构的一侧，其中，所述堆叠结构、所述水平半导体图案和所述共源极插塞在第一方向上延伸，所述水平半导体图案具有在所述第一方向上延伸的第一侧壁，并且所述第一侧壁包括朝着所述共源极插塞突出的突起。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810311074.5/，转载请声明来源钻瓜专利网。
- 上一篇：竖直堆叠存储器件
- 下一篇：一种显示面板及显示装置
