[发明专利]三维半导体装置及其制造方法

说明书

本发明提供了一种三维半导体装置及其制造方法。三维半导体装置包括：堆叠结构，其包括交替地堆叠在衬底上的绝缘层和电极；衬底与堆叠结构之间的水平半导体图案；竖直半导体图案，其穿过堆叠结构，并且连接至水平半导体图案；以及位于堆叠结构的一侧的共源极插塞。堆叠结构、水平半导体图案和共源极插塞在第一方向上延伸。水平半导体图案包括在第一方向上延伸的第一侧壁。第一侧壁具有朝着共源极插塞突出的突起。

相关申请的交叉引用

本申请要求于2017年4月10日在韩国知识产权局提交的韩国专利申请No.10-2017-0046229的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

本公开的示例实施例涉及一种三维半导体装置，并且，更具体地说，涉及一种具有提高的可靠性的三维半导体装置。

背景技术

半导体装置高度集成以符合高性能和低成本的需要。例如，二维(2D)或平面半导体装置的集成度主要通过用于单位存储器单元的面积确定。因此，2D或平面半导体装置的集成密度取决于用于精细图案形成的技术。然而，在2D或平面半导体制造工艺中的这种精细图案形成需要高成本设备，并且2D或平面半导体装置的集成密度的增大有限。

已经研发了包括三维存储器单元的三维半导体装置，以克服以上局限。

发明内容

根据本发明构思的示例实施例，一种三维半导体装置可包括：

堆叠结构，其包括交替地堆叠在衬底上的绝缘层和电极；衬底与堆叠结构之间的水平半导体图案；穿过堆叠结构并且连接至水平半导体图案的竖直半导体图案；以及位于堆叠结构的一侧的共源极插塞。堆叠结构、水平半导体图案和共源极插塞可在第一方向上延伸。水平半导体图案可具有在第一方向上延伸的第一侧壁。第一侧壁可包括朝着共源极插塞突出的突起。

根据本发明构思的示例实施例，一种三维半导体装置可包括：位于衬底上的堆叠结构，其在第一方向上延伸，并且包括竖直地堆叠同时彼此间隔开的电极；位于衬底与堆叠结构之间的水平半导体图案，水平半导体图案在第一方向上延伸；以及穿过堆叠结构并连接至水平半导体图案的竖直半导体图案。水平半导体图案可具有在第一方向上延伸的第一侧壁。在平面图中，第一侧壁可具有沿着第一方向的不平坦轮廓。

根据本发明构思的示例实施例，一种制造三维半导体装置的方法可包括步骤：在衬底上形成下层；形成模制结构，在模制结构中，绝缘层和第一牺牲层交替地堆叠在下层上；形成穿过模制结构并且在第一方向上排列的沟道孔；通过沟道孔通过选择性地蚀刻下层来形成凹陷区；以及通过利用半导体材料填充沟道孔和凹陷区，在凹陷区中形成水平半导体图案并在沟道孔中形成竖直半导体图案。水平半导体图案可具有在第一方向上延伸的第一侧壁。第一侧壁可包括在与第一方向交叉的第二方向上突出的突起。

附图说明

图1是示出根据示例实施例的三维半导体装置的示意图。

图2是示出根据示例实施例的三维半导体装置的单元阵列的示意性框图。

图3是示出根据示例实施例的三维半导体装置的平面图。

图4A和图4B是分别沿着图3的线I-I'和I I-I I'截取的剖视图，示出了根据示例实施例的三维半导体装置。

图5是示出图4B的部分M的放大图。

图6是示出根据示例实施例的水平半导体图案和竖直半导体图案的透视图。

图7A至图14A是示出沿着图3的线I-I'截取的制造根据示例实施例的三维半导体装置的方法的剖视图。

图7B至图14B是示出沿着图3的线I I-I I'截取的制造根据示例实施例的三维半导体装置的方法的剖视图。

图15是示出根据示例实施例的三维半导体装置的平面图。