[发明专利]三维半导体装置及其制造方法

权利要求书

1.一种三维半导体装置，包括：

堆叠结构，其包括交替地堆叠在衬底上的绝缘层和电极；

水平半导体图案，其位于所述衬底与所述堆叠结构之间；

竖直半导体图案，其穿过所述堆叠结构，并且连接至所述水平半导体图案；

连接半导体图案，其位于所述衬底与所述水平半导体图案之间；以及

共源极插塞，其位于所述堆叠结构的一侧，

其中，所述堆叠结构、所述水平半导体图案和所述共源极插塞在第一方向上延伸，

所述水平半导体图案具有在所述第一方向上延伸的第一侧壁，并且

所述第一侧壁包括朝着所述共源极插塞突出的突起，

所述水平半导体图案包括第一水平半导体图案和第二水平半导体图案，所述第一水平半导体图案包括所述第一侧壁和与所述第一侧壁相对的第二侧壁，所述第二水平半导体图案包括彼此相对并在所述第一方向上延伸的第三侧壁和第四侧壁，所述第二侧壁和所述第三侧壁彼此面对，所述第四侧壁包括突起，并且所述第二侧壁和所述第三侧壁具有沿着所述第一方向的线形轮廓，

其中，伪竖直结构穿过所述堆叠结构，并且伪杂质区在所述第二侧壁和所述第三侧壁之间并且在所述伪竖直结构与所述连接半导体图案之间。

2.根据权利要求1所述的三维半导体装置，其中，所述竖直半导体图案的第一竖直半导体图案邻近于所述突起中的第一突起，

在平面图中，所述第一突起的第一点与所述第一竖直半导体图案的中心点之间的第一距离是第一长度，

在平面图中，所述第一突起的第二点与所述第一竖直半导体图案的中心点之间的第二距离是第二长度，并且

所述第一长度与所述第二长度实质上相同。

3.根据权利要求2所述的三维半导体装置，其中，所述竖直半导体图案的第二竖直半导体图案邻近于所述第一竖直半导体图案，

在平面图中，所述第一竖直半导体图案的中心点与所述第二竖直半导体图案的中心点之间的第三距离是第三长度，并且

所述第三长度小于所述第一长度的两倍。

4.根据权利要求3所述的三维半导体装置，其中，在平面图中，所述堆叠结构的侧壁与所述第一竖直半导体图案的中心点之间的最小距离是第四长度，并且

所述第四长度大于所述第一长度。

5.根据权利要求1所述的三维半导体装置，其中，所述竖直半导体图案按照第一列和第二列构造，

所述第一列和第二列分别包括在所述第一方向上排列成一行的所述竖直半导体图案，并且

所述第一列的竖直半导体图案邻近于所述突起。

6.根据权利要求5所述的三维半导体装置，其中，所述第一侧壁包括各突起之间的凹部，并且

所述凹部分别朝着所述第二列的竖直半导体图案。

7.根据权利要求1所述的三维半导体装置，还包括数据存储层，其位于所述电极与所述竖直半导体图案之间。

8.根据权利要求1所述的三维半导体装置，其中，所述水平半导体图案和所述竖直半导体图案包括相同的材料。

9.根据权利要求1所述的三维半导体装置，还包括：

共源极区，其位于所述连接半导体图案中，

其中，所述连接半导体图案在与所述第一方向交叉的第二方向上延伸，并且将所述水平半导体图案电连接至所述衬底，并且

所述共源极插塞连接至所述共源极区。