[发明专利]系统LSI以及系统LSI的故障检测方法在审
| 申请号： | 201810177821.0 | 申请日： | 2018-03-05 |
| 公开（公告）号： | CN109508315A | 公开（公告）日： | 2019-03-22 |
| 发明（设计）人： | 大久保直昭;田边淳 | 申请（专利权）人： | 株式会社东芝;东芝电子元件及存储装置株式会社 |
| 主分类号： | G06F15/167 | 分类号： | G06F15/167 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 房永峰 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种系统LSI，具备：第1组，包括第1CPU以及第1模块；第2组，包括第2CPU以及与上述第1模块相同构造的第2模块；以及共用存储器，包括在来自上述第1组的访问中被保持缓存一致性的第1区域、以及在来自上述第2组的访问中被保持缓存一致性的第2区域，上述共用存储器与上述第1组以及上述第2组电连接，上述第1组具有在上述第1CPU与上述第1模块之间保持缓存一致性的第1母线、以及将上述第1母线与上述第1模块电连接的第2母线，上述第2组具有在上述第2CPU与上述第2模块之间保持缓存一致性的第3母线、以及将上述第3母线与上述第2模块电连接的第4母线。 | ||
| 搜索关键词： | 母线 缓存一致性 系统LSI 共用存储器 模块电连接 故障检测 电连接 访问 | ||
【主权项】：
1.一种系统LSI，其特征在于，具备：第1组，包括第1CPU以及第1模块；第2组，包括第2CPU以及与上述第1模块相同构造的第2模块；以及共用存储器，包括在来自上述第1组的访问中被保持缓存一致性的第1区域、以及在来自上述第2组的访问中被保持缓存一致性的第2区域，上述共用存储器与上述第1组以及上述第2组电连接，上述第1组具有在上述第1CPU与上述第1模块之间保持缓存一致性的第1母线、以及将上述第1母线与上述第1模块电连接的第2母线，上述第2组具有在上述第2CPU与上述第2模块之间保持缓存一致性的第3母线、以及将上述第3母线与上述第2模块电连接的第4母线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社，未经株式会社东芝;东芝电子元件及存储装置株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810177821.0/，转载请声明来源钻瓜专利网。
