[发明专利]系统LSI以及系统LSI的故障检测方法

说明书

一种系统LSI，具备：第1组，包括第1CPU以及第1模块；第2组，包括第2CPU以及与上述第1模块相同构造的第2模块；以及共用存储器，包括在来自上述第1组的访问中被保持缓存一致性的第1区域、以及在来自上述第2组的访问中被保持缓存一致性的第2区域，上述共用存储器与上述第1组以及上述第2组电连接，上述第1组具有在上述第1CPU与上述第1模块之间保持缓存一致性的第1母线、以及将上述第1母线与上述第1模块电连接的第2母线，上述第2组具有在上述第2CPU与上述第2模块之间保持缓存一致性的第3母线、以及将上述第3母线与上述第2模块电连接的第4母线。

关联申请的引用

本申请享受以日本专利申请第2017－178232号(申请日：2017年9月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。

技术领域

实施方式涉及系统LSI以及系统LSI的故障检测方法。

背景技术

在面向车载的系统LSI(Large Scale Integrated circuit)中谋求较高的汽车的安全完整性等级(Automotive Safety Integrity Level，以下称为ASIL)。

为了确保较高的安全性，故障检测机构的安装需要与主功能分开独立，但是，这成为使大规模的系统LSI的安装复杂化的主要原因。尤其是，在大规模的系统LSI中，由硬件造成的单纯的双重或者特设的故障检测电路的安装在电路面积、开发周期等方面上成本变得非常高。进而，在需要保持缓存一致性的多核心LSI中，由软件造成的故障检测处理变得更加复杂。

发明内容

实施方式的目的在于提供一种系统LSI以及系统LSI的故障检测方法，在多个组的各组中包括CPU的系统LSI中，能够以简单的顺序得到较高的功能安全。

实施方式提供一种系统LSI，其特征在于，具备：第1组，包括第1CPU以及第1模块；第2组，包括第2CPU以及与上述第1模块相同构造的第2模块；以及共用存储器，包括在来自上述第1组的访问中被保持缓存一致性的第1区域、以及在来自上述第2组的访问中被保持缓存一致性的第2区域，上述共用存储器与上述第1组以及上述第2组电连接，上述第1组具有在上述第1CPU与上述第1模块之间保持缓存一致性的第1母线、以及将上述第1母线与上述第1模块电连接的第2母线，上述第2组具有在上述第2CPU与上述第2模块之间保持缓存一致性的第3母线、以及将上述第3母线与上述第2模块电连接的第4母线。

另外，实施方式提供一种系统LSI的故障检测方法，其特征在于，上述系统LSI具备：第1组，包括第1CPU以及第1模块；第2组，包括第2CPU以及与上述第1模块相同构造的第2模块；以及共用存储器，包括在来自上述第1组的访问中被保持缓存一致性的第1区域、以及在来自上述第2组的访问中被保持缓存一致性的第2区域，上述共用存储器与上述第1组以及上述第2组电连接，上述第1组具有在上述第1CPU与上述第1模块之间保持缓存一致性的第1母线、以及将上述第1母线与上述第1模块电连接的第2母线，上述第2组具有在上述第2CPU与上述第2模块之间保持缓存一致性的第3母线、以及将上述第3母线与上述第2模块电连接的第4母线，上述故障检测方法包括：第1程序执行工序，使上述第1组执行包括上述第1模块的执行在内的第1程序；第2程序执行工序，使上述第2组执行包括上述第2模块的执行在内的与上述第1程序相同的第2程序；取得工序，取得上述第1程序的第1执行结果、以及上述第2程序的第2执行结果；以及判断工序，基于上述第1执行结果和上述第2执行结果，判断上述系统LSI中有无发生故障。

根据实施方式，在多个组的各组中包括CPU的系统LSI中，能够以简单的顺序得到较高的功能安全。

附图说明

图1是表示比较例的系统LSI的硬件构成的一个例子的图。

图2是表示第一实施方式的系统LSI的硬件构成的一个例子的图。