[发明专利]系统LSI以及系统LSI的故障检测方法

权利要求书

1.一种系统LSI，其特征在于，具备：

第1组，包括第1CPU以及第1模块；

第2组，包括第2CPU以及与上述第1模块相同构造的第2模块；以及

共用存储器，包括在来自上述第1组的访问中被保持缓存一致性的第1区域、以及在来自上述第2组的访问中被保持缓存一致性的第2区域，上述共用存储器与上述第1组以及上述第2组电连接，

上述第1组具有在上述第1CPU与上述第1模块之间保持缓存一致性的第1母线、以及将上述第1母线与上述第1模块电连接的第2母线，

上述第2组具有在上述第2CPU与上述第2模块之间保持缓存一致性的第3母线、以及将上述第3母线与上述第2模块电连接的第4母线。

2.如权利要求1所述的系统LSI，其特征在于，

上述第2母线与上述第4母线没有被电连接。

3.如权利要求1所述的系统LSI，其特征在于，

上述第2母线与上述第4母线被电连接。

4.如权利要求3所述的系统LSI，其特征在于，

上述第2CPU具有：

第1路线，与上述第1母线电连接；

第2路线，与上述第3母线电连接；以及

切换电路，切换到上述第1路线和上述第2路线中的任一个。

5.如权利要求4所述的系统LSI，其特征在于，

上述第1母线具有：

主代理，控制经由上述第3母线的向上述共用存储器的访问；以及

目录缓存，监视上述第1母线中的数据的流动，

上述目录缓存具有第1控制电路、以及存储上述数据的流动的监视结果的存储器，

上述主代理还具有第2控制电路、缓存存储器、将上述第2控制电路与上述目录缓存的上述存储器电连接的第3路线，

上述第2控制电路在通过上述切换电路选择上述第2路线的情况下，除了上述缓存存储器之外，还经由上述第3路线而将上述存储器作为缓存使用。

6.如权利要求1所述的系统LSI，其特征在于，

上述第1CPU以及上述第2CPU分别具有多个CPU。

7.如权利要求1所述的系统LSI，其特征在于，

上述第1CPU以及上述第2CPU分别是CPU核心、或者包括能得到缓存一致性的多个CPU核心的CPU群集。

8.如权利要求2所述的系统LSI，其特征在于，

上述第2母线在与上述第1模块的连接位置具有第1保护电路，

上述第4母线在与上述第2模块的连接位置具有第2保护电路，

上述第1保护电路在来自上述第1模块的访问请求是上述共用存储器的上述第1区域的情况下向上述第1母线传递来自上述第1模块的上述访问请求，在是上述第2区域的情况下返回错误，

上述第2保护电路在来自上述第2模块的访问请求是上述共用存储器的上述第2区域的情况下向上述第3母线传递来自上述第2模块的上述访问请求，在是上述第1区域的情况下返回错误。

9.如权利要求1所述的系统LSI，其特征在于，

上述第2母线在与上述第1模块的连接位置具有第1保护电路，

上述第4母线在与上述第2模块的连接位置具有第2保护电路，

上述第1保护电路以及上述第2保护电路分别设定为上述第1模块不能访问的区域与上述第2模块不能访问的区域不重叠。

10.如权利要求1所述的系统LSI，其特征在于，

上述第1组具有在上述第2组中没有的第3模块。