[发明专利]一种用于制造高密度MRAM的自对准互联方法有效

专利信息
申请号: 201810049346.9 申请日: 2018-01-18
公开(公告)号: CN108376690B 公开(公告)日: 2020-12-29
发明(设计)人: 曹凯华;赵巍胜;崔虎山;赵超 申请(专利权)人: 北京航空航天大学
主分类号: H01L27/22 分类号: H01L27/22;H01L21/768
代理公司: 北京慧泉知识产权代理有限公司 11232 代理人: 王顺荣;唐爱华
地址: 100191*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种用于制造高密度MRAM的自对准互联方法,包括如下步骤:步骤一、沉积底导电电极层、MTJ元件层及金属掩膜层;步骤二、制备柱形MTJ元件,原位沉积用于保护柱形MTJ元件的第一电介质保护层;步骤三、制造底导电电极、沉积用于填充柱形MTJ元件阵列间隙的第二电介质保护层;步骤四、整平第二电介质保护层,暴露柱形MTJ元件上方的第一电介质保护层;步骤五、同时蚀刻第一、第二电介质保护层,暴露柱形MTJ元件上方的金属掩膜层,自对准的在柱形MTJ元件上方形成第二接触孔;步骤六、沉积上导电层。本发明方法大大增加了MRAM器件的良率;节省一道光刻步骤,大大降低了生产成本及风险。
搜索关键词: 一种 用于 制造 高密度 mram 对准 方法
【主权项】:
1.一种用于制造高密度MRAM的自对准互联方法,其特征在于:该方法包括如下步骤:步骤一、沉积底导电电极层、MTJ元件层及金属掩膜层;步骤二、制备柱形MTJ元件,原位沉积用于保护柱形MTJ元件的第一电介质保护层;步骤三、制造底导电电极、沉积用于填充柱形MTJ元件阵列间隙的第二电介质保护层;步骤四、整平第二电介质保护层,暴露柱形MTJ元件上方的第一电介质保护层;步骤五、同时蚀刻第一、第二电介质保护层,暴露柱形MTJ元件上方的金属掩膜层,自对准的在柱形MTJ元件上方形成第二接触孔;步骤六、沉积上导电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京航空航天大学,未经北京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810049346.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top