[发明专利]一种用于制造高密度MRAM的自对准互联方法有效
申请号: | 201810049346.9 | 申请日: | 2018-01-18 |
公开(公告)号: | CN108376690B | 公开(公告)日: | 2020-12-29 |
发明(设计)人: | 曹凯华;赵巍胜;崔虎山;赵超 | 申请(专利权)人: | 北京航空航天大学 |
主分类号: | H01L27/22 | 分类号: | H01L27/22;H01L21/768 |
代理公司: | 北京慧泉知识产权代理有限公司 11232 | 代理人: | 王顺荣;唐爱华 |
地址: | 100191*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种用于制造高密度MRAM的自对准互联方法,包括如下步骤:步骤一、沉积底导电电极层、MTJ元件层及金属掩膜层;步骤二、制备柱形MTJ元件,原位沉积用于保护柱形MTJ元件的第一电介质保护层;步骤三、制造底导电电极、沉积用于填充柱形MTJ元件阵列间隙的第二电介质保护层;步骤四、整平第二电介质保护层,暴露柱形MTJ元件上方的第一电介质保护层;步骤五、同时蚀刻第一、第二电介质保护层,暴露柱形MTJ元件上方的金属掩膜层,自对准的在柱形MTJ元件上方形成第二接触孔;步骤六、沉积上导电层。本发明方法大大增加了MRAM器件的良率;节省一道光刻步骤,大大降低了生产成本及风险。 | ||
搜索关键词: | 一种 用于 制造 高密度 mram 对准 方法 | ||
【主权项】:
1.一种用于制造高密度MRAM的自对准互联方法,其特征在于:该方法包括如下步骤:步骤一、沉积底导电电极层、MTJ元件层及金属掩膜层;步骤二、制备柱形MTJ元件,原位沉积用于保护柱形MTJ元件的第一电介质保护层;步骤三、制造底导电电极、沉积用于填充柱形MTJ元件阵列间隙的第二电介质保护层;步骤四、整平第二电介质保护层,暴露柱形MTJ元件上方的第一电介质保护层;步骤五、同时蚀刻第一、第二电介质保护层,暴露柱形MTJ元件上方的金属掩膜层,自对准的在柱形MTJ元件上方形成第二接触孔;步骤六、沉积上导电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京航空航天大学,未经北京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810049346.9/,转载请声明来源钻瓜专利网。
- 上一篇:图像传感器及制造其的方法
- 下一篇:显示面板和显示装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的