[发明专利]一种用于制造高密度MRAM的自对准互联方法

说明书

本发明涉及一种用于制造高密度MRAM的自对准互联方法，包括如下步骤：步骤一、沉积底导电电极层、MTJ元件层及金属掩膜层；步骤二、制备柱形MTJ元件，原位沉积用于保护柱形MTJ元件的第一电介质保护层；步骤三、制造底导电电极、沉积用于填充柱形MTJ元件阵列间隙的第二电介质保护层；步骤四、整平第二电介质保护层，暴露柱形MTJ元件上方的第一电介质保护层；步骤五、同时蚀刻第一、第二电介质保护层，暴露柱形MTJ元件上方的金属掩膜层，自对准的在柱形MTJ元件上方形成第二接触孔；步骤六、沉积上导电层。本发明方法大大增加了MRAM器件的良率；节省一道光刻步骤，大大降低了生产成本及风险。

技术领域

本发明一种用于制造高密度MRAM的自对准互联方法，涉及磁性随机存取存储器(MRAM)或者磁性传感器等涉及到磁隧道结(MTJ)的自旋器件制造技术领域，尤其涉及一种制造高密度MRAM中的MTJ元件与上导电层形成电接触的方法。

背景技术

磁性随机存取存储器(Magnetic Random Access Memory，简称MRAM)是一种具有高速读写、非易失性、低功耗、可靠、抗辐照、接近无限次反复擦写次数等诸多优点的非易失性存储技术，其在许多应用中提供优于传统存储器例如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和闪存存储器的优点，因此，其应用前景非常可观。

MRAM的核心存储部分是磁隧道结(Magnetic Tunnel Junction，简称MTJ)元件，通常MRAM是由用电介质侧壁保护而且各单元间分隔开的MTJ元件的阵列构成。其中MTJ元件被制造成独立的柱状(岛状)结构，下方通过底电极或接触孔与下导电层形成互联，上方通过顶电极与上导电层形成互联，中间填充电介质。一般认为MTJ元件特征尺寸越小可获得更大的高低电阻状态差值、更低的电阻状态转换能量，尤其是垂直磁各向异性MTJ(pMTJ)，更有利于实现高密度、低能耗存储，然而，更小的特征尺寸也导致更精密的制造工艺、更高的成本。

MRAM的MTJ元件与上导电层形成互联的可能方法主要包括：剥离工艺、套刻工艺以及平坦化工艺。其中剥离工艺对MTJ元件刻蚀后电介质保护层沉积工艺限制较大，一般不会在集成电路互联模块(BEOL)上采用；套刻工艺在MTJ元件特征尺寸进入sub-50nm后，额外的掩膜以及高套刻要求极大地增加了制造成本、降低产品良率；平坦化工艺是现阶段最经济的方法，通过化学机械抛光(CMP)去除MTJ元件上方多余的电介质或绝缘材料，露出MTJ元件预先沉积的金属层，实现MTJ元件与上导电层互联。对于高密度MRAM，元件密集，元件特征尺寸小，采用常规的光刻套刻开口的方案，成本太高。然而采用CMP整平的方案要求顶电极金属(金属掩蔽层)必须有一定的高度及该金属与待平坦化电介质之间必须有很高的去除选择比；然而金属掩蔽层高度太高有会在刻蚀过程中形成阴影效应，极大的限制了刻蚀后侧壁清洗的工艺，而且平坦化的去除选择比并不高。然而刻蚀后侧壁清洗工艺是高性能存储器及保证良率的关键。

由于MRAM降低写入电流的需要，MTJ元件的尺寸不断减小，在不断提高MRAM容量、降低耗能的同时也造成了MTJ元件与上导电层形成接触的难度越来越大。因此，寻找一种适合高密度MRAM器件的MTJ元件与上导电层形成接触的方法，成为一个非常关键的问题。

发明内容

1.发明目的：

本发明的目的在于提供一种用于制造高密度MRAM的自对准互联方法，以解决现有技术中存在的制造高密度MRAM时MTJ元件与上导电层形成接触的难度大的问题。

2.技术方案：

为了解决上述背景介绍中遇到的问题，本发明提出一种用于制造高密度MRAM的自对准互联方法，该方法包括如下步骤：

步骤一、沉积底导电电极层、MTJ元件层及金属掩膜层；

步骤二、制备柱形MTJ元件，原位沉积用于保护柱形MTJ元件的第一电介质保护层；