[发明专利]抑制扰动的锁相环有效
| 申请号： | 201810001974.X | 申请日： | 2018-01-02 |
| 公开（公告）号： | CN109995360B | 公开（公告）日： | 2023-04-14 |
| 发明（设计）人： | 张永来;杨晓 | 申请（专利权）人： | 珠海全志科技股份有限公司 |
| 主分类号： | H03L7/089 | 分类号： | H03L7/089;H03L7/099 |
| 代理公司： | 华进联合专利商标代理有限公司 44224 | 代理人： | 郑小粤;李双皓 |
| 地址： | 519080 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种抑制扰动的锁相环，包括：输入端与参考时钟信号以及SDM调制器连接的第一延时模块，用于接收参考时钟信号和参考时钟信号进行相位调整的量化噪声，输入端与反馈时钟信号以及SDM调制器连接的第二延时模块，用于接收反馈时钟信号和SDM调制器输出的量化噪声，与第一延时模块和第二延时模块连接的鉴频鉴相器，用于对参考时钟信号和反馈时钟信号进行处理，得到相位误差信息，并根据相位误差信息输出控制信号。利用锁相环中SDM调制产生的量化噪声信号，并将量化噪声接入延时模块，对参考时钟信号进行相位调整，使得参考时钟信号和反馈时钟信号相位一致，并控制压控振荡器使得反馈时钟信号频率和参考时钟信号频率一致，消除扰动和噪声。 | ||
| 搜索关键词： | 抑制 扰动 锁相环 | ||
【主权项】：
1.一种抑制扰动的锁相环，其特征在于，包括：输入端与参考时钟信号以及SDM调制器连接的第一延时模块，用于接收参考时钟信号和SDM调制器输出的量化噪声，所述量化噪声对所述参考时钟信号进行相位调整；输入端与反馈时钟信号以及SDM调制器连接的第二延时模块，用于接收反馈时钟信号和SDM调制器输出的量化噪声，所述量化噪声对所述反馈时钟信号进行相位调整；与所述第一延时模块和所述第二延时模块连接的鉴频鉴相器，用于对所述参考时钟信号和所述反馈时钟信号进行处理，得到相位误差信息，并根据所述相位误差信息输出控制信号；与所述鉴频鉴相器连接的压控振荡器，用于根据所述控制信号产生输出信号；与所述鉴频鉴相器连接和SDM调制器连接的除频器，用于根据所述压控振荡器的输出信号产生反馈时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海全志科技股份有限公司，未经珠海全志科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810001974.X/，转载请声明来源钻瓜专利网。
