[发明专利]抑制扰动的锁相环

说明书

本发明涉及一种抑制扰动的锁相环，包括：输入端与参考时钟信号以及SDM调制器连接的第一延时模块，用于接收参考时钟信号和参考时钟信号进行相位调整的量化噪声，输入端与反馈时钟信号以及SDM调制器连接的第二延时模块，用于接收反馈时钟信号和SDM调制器输出的量化噪声，与第一延时模块和第二延时模块连接的鉴频鉴相器，用于对参考时钟信号和反馈时钟信号进行处理，得到相位误差信息，并根据相位误差信息输出控制信号。利用锁相环中SDM调制产生的量化噪声信号，并将量化噪声接入延时模块，对参考时钟信号进行相位调整，使得参考时钟信号和反馈时钟信号相位一致，并控制压控振荡器使得反馈时钟信号频率和参考时钟信号频率一致，消除扰动和噪声。

技术领域

本发明涉及电子技术领域，特别是涉及一种抑制扰动的锁相环。

背景技术

锁相环路是一种反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，负责为电路提供精准的时钟信号，是现代集成电路设计中非常重要的一个模块，通常由鉴频鉴相器、滤波器和压控振荡器三部分组成，其中鉴频鉴相器又称为相位比较器，作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压，对压控振荡器输出信号的频率实施控制。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住。

为了产生任意频率的可配置的时钟，最常用的是小数分频的锁相环，通过对锁相环的除频系数进行调制，使得输出时钟频率精确与输入时钟频率比值为预设的小数，为了降低调制对整个锁相环输出时钟的性能的影响，通常会采用高阶sigma-delta调制。

业界中为了优化小数分频的锁相环的调制扰动，有两类方式：一是通过调整环路参数抑制，调整带宽的方法需要在抑制调制扰动和压控振荡器扰动两个因素进行折中，不能实现扰动的全部消除。二是通常通过额外的电路模块对调制扰动进行抵消，一般在鉴频鉴相器之后加入由量化噪声控制的数据转换器来进行，但是利用数据转换器来补偿鉴频鉴相器的噪声的方式对电路匹配性要求较高，优化调制扰动的效果也不理想。

发明内容

基于此，有必要针对电路中存在扰动的问题，提供一种抑制扰动的锁相环。

一种抑制扰动的锁相环，包括：

输入端与参考时钟信号以及SDM调制器连接的第一延时模块，用于接收参考时钟信号和SDM调制器输出的量化噪声，所述量化噪声对所述参考时钟信号进行相位调整；

输入端与反馈时钟信号以及SDM调制器连接的第二延时模块，用于接收反馈时钟信号和SDM调制器输出的量化噪声，所述量化噪声对所述反馈时钟信号进行相位调整；

与所述第一延时模块和所述第二延时模块连接的鉴频鉴相器，用于对所述参考时钟信号和所述反馈时钟信号进行处理，得到相位误差信息，并根据所述相位误差信息输出控制信号；

与所述鉴频鉴相器连接的压控振荡器，用于根据所述控制信号产生输出信号；

与所述鉴频鉴相器连接和SDM调制器连接的除频器，用于根据所述压控振荡器的输出信号产生反馈时钟信号。

在其中一个实施例中，还包括与所述鉴频鉴相器的输出端连接、与所述压控振荡器的输入端连接的滤波器，用于对所述控制信号进行滤波处理。

在其中一个实施例中，所述压控振荡器还用于根据所述控制信号控制锁相环的振荡频率。

在其中一个实施例中，所述除频器的除数因子由所述锁相环经SDM调制器调制后产生。

在其中一个实施例中，所述SDM调制器通过sigma-delta调制产生量化噪声，并对所述参考时钟信号和所述反馈时钟信号进行相位调整，使得参考时钟信号和反馈时钟信号相位一致。