[发明专利]用于早期阶段IC布局设计的DRC处理工具

摘要

通过执行以下步骤中的一个或多个来优化以用于分析早期阶段(“脏”)IC布局设计的DRC工具：(a)自动地选择性地将DRC处理聚焦到脏IC布局设计中最有可能向用户提供有用的错误信息的所选区域(即，层和/或单元)，(b)自动地选择性地对在DRC处理期间执行的规则检查进行排序和/或限制，以在预定的合理时间量内向用户提供可管理的量的错误数据，以及(c)使用对比点以图形方式自动提供错误数据，以指示每个规则违反的位置，从而容易标识脏IC布局设计的相关问题区域以用于由人类用户校正并可有效地标识和忽略非相关区域(例如，丢失的块区域)，从而有助于有效地修改IC布局设计。

主权项

1.一种设计规则检查(DRC)工具，所述设计规则检查(DRC)工具被配置为：执行DRC处理，所述DRC处理通过使用多个规则分析早期阶段集成电路(IC)布局设计并且通过产生适合于校正布局错误的错误信息来标识所述早期阶段IC布局设计中的对应于IC器件的所述布局错误，从而促进有效地生成适合于产生在所述IC器件的制造中使用的掩模的完成的布局设计，所述DRC工具包括：用于生成设计布局工作空间的装置，所述设计布局工作空间包括多个经指定的单元，所述多个经指定的单元共同限定所述早期阶段IC布局设计；用于通过向所述多个规则中的每一个规则自动分配评级值来生成规则检查运行集顺序的装置；用于执行多个规则检查过程的装置，每个规则检查过程包括：使用所述多个规则中的顺序选择的当前规则来分析所述设计布局工作空间中的所述多个指定单元中的选择的当前单元；以及当所述选择的当前单元违反所述选择的当前规则时记录相关联的规则违反，其中执行所述多个规则检查过程包括：根据所述规则检查运行集顺序来顺序选择所述当前规则，使得使用所述规则运行集顺序的第一规则作为所述设计布局工作空间中的至少一些单元的选择的第一所述当前规则来执行第一规则检查处理，并且然后使用所述规则运行集顺序的第二规则作为选择的第二所述当前规则来执行第二规则检查处理；以及用于当以下情况之一时终止所述规则检查处理的装置：(a)总DRC处理时间超过预定的最大处理时间段；以及(b)在所述DRC处理期间所述规则违反的总数超过预定的最大错误极限值。