[发明专利]用于早期阶段IC布局设计的DRC处理工具

权利要求书

1.一种设计规则检查(DRC)工具，所述设计规则检查(DRC)工具被配置为：执行DRC处理，所述DRC处理通过使用多个规则分析早期阶段集成电路(IC)布局设计并且通过产生适合于校正布局错误的错误信息来标识所述早期阶段IC布局设计中的对应于IC器件的所述布局错误，从而促进有效地生成适合于产生在所述IC器件的制造中使用的掩模的完成的布局设计，所述DRC工具包括：

用于生成设计布局工作空间的装置，所述设计布局工作空间包括多个经指定的单元，所述多个经指定的单元共同限定所述早期阶段IC布局设计；

用于通过向所述多个规则中的每一个规则自动分配评级值来生成规则检查运行集顺序的装置；

用于执行多个规则检查过程的装置，每个规则检查过程包括：使用所述多个规则中的顺序选择的当前规则来分析所述设计布局工作空间中的所述多个指定单元中的选择的当前单元；以及当所述选择的当前单元违反所述选择的当前规则时记录相关联的规则违反，其中执行所述多个规则检查过程包括：根据所述规则检查运行集顺序来顺序选择所述当前规则，使得使用所述规则运行集顺序的第一规则作为所述设计布局工作空间中的至少一些单元的选择的第一所述当前规则来执行第一规则检查处理，并且然后使用所述规则运行集顺序的第二规则作为选择的第二所述当前规则来执行第二规则检查处理；以及

用于当以下情况之一时终止所述规则检查处理的装置：(a)总DRC处理时间超过预定的最大处理时间段；以及(b)在所述DRC处理期间所述规则违反的总数超过预定的最大错误极限值。

2.如权利要求1所述的DRC工具，其特征在于，所述用于生成规则检查运行集顺序的装置包括：用于预期所述多个规则中的每个规则的相关预期规则执行持续时间并且用于基于所述预期执行持续时间来建立所述规则检查运行集顺序的装置，其中建立所述规则检查运行集顺序使得具有相对短的预期规则执行持续时间的第一所述规则被分配高评级值，并且具有相对长的预期规则执行持续时间的第二规则被分配低评级值，由此将所述第一规则排在所述规则检查运行集顺序中的所述第二规则之前。

3.如权利要求1所述的DRC工具，其中所述用于生成规则检查运行集顺序的装置包括：用于标识所述多个规则中的至少一些规则中一个或多个耗时操作的存在并且用于建立所述规则检查运行集顺序的装置，其中建立所述规则检查运行集顺序使得省略所述一个或多个耗时操作的第一所述规则被分配高评级值，并且包括所述一个或多个耗时操作的第二规则被分配低评级值，由此所述第一规则被排在所述规则检查运行集顺序中的所述第二规则之前。

4.如权利要求1所述的DRC工具，其特征在于，用于生成所述设计布局工作空间的装置包括：

用于在第一时间将第一多个单元传送到所述设计布局工作空间中的装置，所述第一多个单元在所述第一时间共同限定所述IC布局设计的至少一部分；

用于在第二时间从所述设计布局工作空间标识和删除所述第一多个单元中的一个或多个预先指定的单元的装置，其中所述第二时间处的所述设计布局工作空间包括第二多个单元，所述第二多个单元包括所述第一多个单元的子集；

用于标识所剩余的多个单元中的一个或多个有问题的单元并且用于在第三时间从所述设计布局空间有条件地移除所述一个或多个有问题的单元从而所述第三时间处的所述设计布局空间包括所述多个经指定的单元的装置，其中所述一个或多个有问题的单元中的每一个有问题的单元通过具有违反一个或多个单元放置规则的相关联的大小和位置数据来表征。

5.如权利要求1所述的DRC工具，

其中所述相关联的多个单元中的每一个单元通过相关联的位置数据来表征，所述相关联的位置数据标识所述每一个单元在所述早期阶段IC布局设计中的相对X-Y位置，并且

其中所述DRC工具进一步包括用于在所述规则检查过程终止时生成所述错误信息的装置，所述错误信息包括图形错误数据，所述图形错误数据通过对应点指示具有至少一个所述规则违反的每个经指定的单元，每个所述点相对定位在与所述对应的经指定的单元的相对X-Y位置相对应的X-Y位置。