[发明专利]具有单独的存储器读取、编程和擦除的闪存存储器阵列有效
| 申请号： | 201780030450.7 | 申请日： | 2017-04-23 |
| 公开（公告）号： | CN109643564B | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | X.郭;F.M.巴亚特;D.斯特鲁科夫;N.杜;H.V.陈;V.蒂瓦里 | 申请（专利权）人： | 硅存储技术公司;加州大学评议会 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00;G11C16/04;G11C16/24 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 吕传奇;闫小龙 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提供单独的存储器单元读取、写入和擦除的存储器设备。在以行和列布置的存储器单元的阵列中，每列存储器单元包括列位线、用于偶数行单元的第一列控制栅极线和用于奇数行单元的第二列控制栅极线。每行存储器单元包括行源极线。在另一个实施方案中，每列存储器单元包括列位线和列源极线。每行存储器单元包括行控制栅极线。在另一个实施方案中，每列存储器单元包括列位线和列擦除栅极线。每行存储器单元包括行源极线、行控制栅极线和行选择栅极线。 | ||
| 搜索关键词： | 具有 单独 存储器 读取 编程 擦除 闪存 阵列 | ||
【主权项】：
1.一种存储器设备，包括：半导体材料衬底；多个存储器单元，所述多个存储器单元形成在所述衬底上并且以行和列的阵列布置，其中所述存储器单元的所述行被布置成交替的偶数和奇数行；每个所述存储器单元包括：在所述衬底中的间隔开的源极区和漏极区，其中在所述衬底中的沟道区在所述源极区和所述漏极区之间延伸，浮栅，所述浮栅设置在与所述源极区相邻的所述沟道区的第一部分上方并且与所述第一部分绝缘，和控制栅，所述控制栅设置在与所述漏极区相邻的所述沟道区的第二部分上方并且与所述第二部分绝缘；每行所述存储器单元包括源极线，所述源极线将用于所述行存储器单元的所有所述源极区电连接在一起；每列所述存储器单元包括位线，所述位线将用于所述列存储器单元的所有所述漏极区电连接在一起；每列所述存储器单元包括第一控制栅极线，所述第一控制栅极线将所述列存储器单元中的所述存储器单元的所有所述控制栅电连接在一起，所述列存储器单元位于所述存储器单元的奇数行中；并且每列所述存储器单元包括第二控制栅极线，所述第二控制栅极线将所述列存储器单元中的所述存储器单元的所有所述控制栅电连接在一起，所述列存储器单元位于所述存储器单元的偶数行中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于硅存储技术公司;加州大学评议会，未经硅存储技术公司;加州大学评议会许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780030450.7/，转载请声明来源钻瓜专利网。
