[发明专利]具有单独的存储器读取、编程和擦除的闪存存储器阵列

说明书

本发明公开了一种提供单独的存储器单元读取、写入和擦除的存储器设备。在以行和列布置的存储器单元的阵列中，每列存储器单元包括列位线、用于偶数行单元的第一列控制栅极线和用于奇数行单元的第二列控制栅极线。每行存储器单元包括行源极线。在另一个实施方案中，每列存储器单元包括列位线和列源极线。每行存储器单元包括行控制栅极线。在另一个实施方案中，每列存储器单元包括列位线和列擦除栅极线。每行存储器单元包括行源极线、行控制栅极线和行选择栅极线。

相关专利申请

本申请要求于2016年5月17日提交的美国临时申请No.62/337,751和于2016年12月9日提交的美国专利申请No.15/374,588的权益。

技术领域

本发明涉及非易失性存储器阵列。

背景技术

分裂栅非易失性存储器单元和此类单元的阵列是众所周知的。例如，美国专利5,029,130(“该'130专利”)公开了一种分裂栅非易失性存储器单元的阵列，并且该专利以引用方式并入本文以用于所有目的。该存储器单元示于图1中。每个存储器单元10包括形成在半导体衬底12中的源极区14和漏极区16，其间具有沟道区18。浮栅20形成在沟道区18的第一部分上方和漏极区16的一部分上方，并且与所述沟道区的第一部分绝缘(并控制其导电性)。控制栅22具有设置在沟道区18的第二部分上方并且与所述沟道区的第二部分绝缘(并控制其导电性)的第一部分22a，和向上延伸并且在浮栅20上方延伸的第二部分22b。浮栅20和控制栅22通过栅极氧化物26与衬底12绝缘。

通过在控制栅22上施加高正电压来擦除存储器单元(其中电子从浮栅移除)，这使得浮栅20上的电子通过Fowler-Nordheim隧道效应穿过中间绝缘体24从浮栅20隧穿到控制栅22。

通过在控制栅22上施加正电压和在漏极16上施加正电压来编程存储器单元(其中电子被放置在浮栅上)。电子电流将从源极14流向漏极16。当电子到达控制栅22和浮栅20之间的间隙时，电子将加速并变热。由于来自浮栅20的吸引静电力，一些加热的电子将通过栅极氧化物26注入到浮栅20上。

通过在漏极16和控制栅22(其导通控制栅下方的沟道区)上施加正读取电压来读取存储器单元。如果浮栅20带正电(即，擦除电子并正向耦合到漏极16)，则浮栅20下方的沟道区的部分也被导通，并且电流将在整个沟道区18流动，其被感测为擦除或“1”状态。如果浮栅20带负电(即用电子编程)，则浮栅20下方的沟道区的部分大部分或完全截止，并且电流将不会在整个沟道区18流动(或者将存在很少的流动)，其被感测为编程或“0”状态。

图2示出了存储器阵列的架构。存储器单元10按行和列布置。在每列中，存储器单元以镜像方式首尾相连地布置，使得它们形成为成对的存储器单元，每个存储器单元对共用共同的源极区14(S)，并且每组相邻的存储器单元对共用共同的漏极区16(D)。用于任何给定行的存储器单元的所有源极区14通过源极线14a电连接在一起。用于任何给定列的存储器单元的所有漏极区16通过位线16a电连接在一起。用于任何给定行的存储器单元的所有控制栅22通过控制栅极线22a电连接在一起。因此，虽然可单独编程和读取存储器单元，但是需逐行执行存储器单元擦除(通过在控制栅极线22a上施加高电压来一起擦除每行存储器单元)。如果要擦除特定存储器单元，则还必须擦除同一行中的所有存储器单元。