[发明专利]用于多级存储器总线架构的终端方案有效
| 申请号： | 201780027721.3 | 申请日： | 2017-04-20 |
| 公开（公告）号： | CN109074342B | 公开（公告）日： | 2021-03-19 |
| 发明（设计）人： | T·T·威;T·布赖恩 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F13/42 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了多级存储器总线架构，其中激活的DRAM未被终接，并且非激活的DRAM终接，以增加激活的DRAM处的数据眼图宽度。 | ||
| 搜索关键词： | 用于 多级 存储器 总线 架构 终端 方案 | ||
【主权项】：
1.一种被配置为接收来自多级存储器总线的数据的存储器，所述存储器包括：电阻器，所述电阻器与所述多级存储器总线的阻抗相匹配；以及开关，所述开关被耦合到所述电阻器的端子，其中所述开关和所述电阻器被配置为：在所述开关被闭合时通过所述电阻器将所述多级存储器总线耦合到地，以及在所述开关被断开时将所述多级总线与所述电阻器隔离；并且其中所述存储器被配置为：在所述存储器未由数据源端点写入时闭合所述开关，以及在所述存储器由所述数据源端点写入时断开所述开关。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780027721.3/，转载请声明来源钻瓜专利网。
- 上一篇：减少引脚计数接口
- 下一篇：通信设备、通信方法、程序、以及通信系统
