[发明专利]用于多级存储器总线架构的终端方案

权利要求书

1.一种被配置为接收来自多级存储器总线的数据的存储器，所述存储器包括：

第一级动态随机存取存储器DRAM；

第二级DRAM；

其中所述多级存储器总线被分支为第一总线部分以及第二总线部分，所述第一总线部分耦合到所述第一级DRAM，所述第二总线部分耦合到所述第二级DRAM；

每个总线部分耦合到相应的电感器，所述相应的电感器耦合在相应的总线部分与相应的级DRAM之间；

相应的电阻器，所述相应的电阻器与所述多级存储器总线的阻抗相匹配；以及

相应的开关，所述相应的开关被耦合到所述相应的电阻器的端子，其中所述相应的开关和所述相应的电阻器被配置为：在所述相应的开关被闭合时通过所述相应的电阻器将所述多级存储器总线耦合到地，以及在所述相应的开关被断开时将所述多级存储器总线与地隔离；并且其中所述存储器被配置为：在所述存储器中的所述相应的级DRAM未由数据源端点写入时闭合所述相应的开关，使得所述相应的级DRAM具有与所述多级存储器总线的阻抗相匹配的输入阻抗，以及在所述存储器中的所述相应的级DRAM由所述数据源端点写入时断开所述相应的开关，使得所述相应的级DRAM具有与所述多级存储器的所述阻抗不匹配的输入阻抗。

2.根据权利要求1所述的存储器，其中所述存储器是DRAM。

3.根据权利要求2所述的存储器，其中所述DRAM是LPDDR DRAM。

4.根据权利要求1所述的存储器，其中所述电阻器是50欧姆的电阻器。

5.根据权利要求1所述的存储器，其中所述电感器包括层叠封装集成电路封装中的引线键合。

6.根据权利要求1所述的存储器，其中所述相应的电阻器被耦合到地，并且其中所述相应的开关耦合在所述多级存储器总线与所述相应的电阻器之间。

7.根据权利要求1所述的存储器，其中所述相应的电阻器被耦合到所述多级存储器总线，并且其中所述相应的开关耦合在地与所述相应的电阻器之间。

8.根据权利要求1所述的存储器，其中所述相应的开关是MOSFET开关。

9.一种通过多级存储器总线在存储器处接收数据的方法，所述存储器包括第一级动态随机存取存储器DRAM和第二级DRAM，其中所述多级存储器总线被分支为第一总线部分以及第二总线部分，所述第一总线部分耦合到所述第一级DRAM，所述第二总线部分耦合到所述第二级DRAM，每个总线部分耦合到相应的电感器，所述相应的电感器耦合在相应的总线部分与相应的级DRAM之间，所述方法包括：

在第一级DRAM通过所述多级存储器总线而被写入时，将第一终端电阻器与所述多级存储器总线断开连接，使得所述第一级DRAM具有与所述多级存储器总线的阻抗不匹配的输入阻抗；以及

在所述第一级DRAM正在被写入而第二级DRAM未通过所述多级存储器总线被写入时，将第二终端电阻器与所述多级存储器总线连接，使得所述第二级DRAM具有与所述多级存储器总线的阻抗相匹配的输入阻抗。

10.根据权利要求9所述的方法，其中将所述第一终端电阻器断开连接包括：断开在所述第一终端电阻器与地之间耦合的开关。

11.根据权利要求10所述的方法，其中断开所述开关包括：关断金属氧化物半导体晶体管MOSFET。

12.根据权利要求9所述的方法，其中连接所述第二终端电阻器包括：闭合在所述第二终端电阻器与地之间耦合的开关。

13.根据权利要求12所述的方法，其中闭合所述开关包括：接通金属氧化物半导体晶体管MOSFET。