[发明专利]半导体装置

摘要

【课题】抑制具有GaN‑HEMT的电源电路的失灵。【解决手段】实施方式涉及的半导体装置1包括：绝缘基板2；形成在绝缘基板2上的导电图形部51、52、53、54、55；配置在导电图形部51上的GaN‑HEMT10；以及配置在导电图形部52上的GaN‑HEMT20，其中，GaN‑HEMT10的假想线L1与GaN‑HEMT20的假想线L2相交，GaN‑HEMT20的GaN栅电极23经由金属线6与导电图形部55电气连接，金属线6与导电图形部55的边S5以及导电图形部55的导电图形边55S垂直相交。

主权项

1.一种半导体装置，其特征在于，包括：绝缘基板；第一导电图形部，形成在所述绝缘基板上；第二导电图形部，形成在所述绝缘基板上；第三导电图形部，形成在所述绝缘基板上；第四导电图形部，形成在所述绝缘基板上；第五导电图形部，形成在所述绝缘基板上；第一GaN‑HEMT，具有第一GaN主电极、第二GaN主电极以及第一GaN栅电极，并且被配置在所述第一导电图形部上；第一MOS‑FET，具有第一MOS主电极、第二MOS主电极以及第一MOS栅电极，并且所述第一MOS主电极与所述第二GaN主电极电气连接；第二GaN‑HEMT，具有第三GaN主电极、第四GaN主电极以及第二GaN栅电极，并且被配置在所述第二导电图形部上；第二MOS‑FET，具有第三MOS主电极、第四MOS主电极以及第二MOS栅电极，并且所述第三MOS主电极与所述第四GaN主电极电气连接；以及旁路电容，具有第一电极以及第二电极，其中，所述第一GaN‑HEMT的所述第一GaN主电极与所述第三导电图形部电气连接，所述第一MOS‑FET的所述第二MOS主电极与所述第四导电图形部电气连接，所述第二GaN‑HEMT的所述第三GaN主电极与所述第四导电图形部电气连接，所述第二MOS‑FET的所述第四MOS主电极与所述第五导电图形部电气连接，所述旁路电容的所述第一电极与所述第三导电图形部电气连接，所述第二电极与所述第五导电图形部电气连接，所述第一GaN‑HEMT具有第一边、以及与所述第一边相对的第二边，所述第二GaN‑HEMT具有第三边、以及与所述第三边相对的第四边，所述第一GaN‑HEMT的所述第一GaN主电极沿所述第一边配置，所述第二GaN‑HEMT的所述第三GaN主电极沿所述第三边配置，沿所述第一边延伸的第一假想线与沿所述第三边延伸的第二假想线相交，所述第二GaN‑HEMT的具有连接所述第三边与所述第四边的第五边，所述第五导电图形部具有与所述第五边相对的导电图形边，所述第二GaN‑HEMT的所述第二GaN栅电极经由连接构件与所述第五导电图形部电气连接，所述连接构件与所述第五边以及所述导电图形边垂直相交。