[发明专利]片上时钟电路有效
| 申请号： | 201711399775.0 | 申请日： | 2017-12-21 |
| 公开（公告）号： | CN108153964B | 公开（公告）日： | 2021-11-09 |
| 发明（设计）人： | 孙宝雷;王鹏 | 申请（专利权）人： | 北京兆芯电子科技有限公司 |
| 主分类号： | G06F30/3308 | 分类号： | G06F30/3308 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 张瑾 |
| 地址： | 100084 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种片上时钟电路。所述片上时钟电路接收使能信号，以产生至少一个测试时钟信号，该片上时钟电路包括：同步模块，根据至少两个时钟信号采集该使能信号，以生成使能同步信号；移位寄存模块，根据该使能信号输出逻辑信号；脉冲数模块，根据该使能同步信号产生多个脉冲数；至少一个逻辑模块，根据该逻辑信号以及该多个脉冲数，产生至少一个控制信号；以及至少一个执行模块，根据该至少一个控制信号，产生至少一个第一测试时钟信号。本发明所述片上时钟电路所产生的至少一个第一测试时钟信号彼此间同步，以确保于第一测试模式以及第二测试模式均能覆盖不同时钟线之间的时序路径，提高测试覆盖率。 | ||
| 搜索关键词： | 时钟 电路 | ||
【主权项】：
一种片上时钟电路，接收使能信号，以产生至少一个测试时钟信号，包括：同步模块，根据至少两个时钟信号采集该使能信号，以生成使能同步信号；移位寄存模块，根据该使能信号输出逻辑信号；脉冲数模块，根据该使能同步信号产生多个脉冲数；至少一个逻辑模块，根据该逻辑信号以及该多个脉冲数，产生至少一个控制信号；以及至少一个执行模块，根据该至少一个控制信号，产生至少一个第一测试时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京兆芯电子科技有限公司，未经北京兆芯电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711399775.0/，转载请声明来源钻瓜专利网。
