[发明专利]一种Spi模拟多路全双工串口的系统

摘要

本发明提供了一种Spi模拟多路全双工串口的系统，包括FPGA/CPLD平台，FPGA/CPLD平台集成SPI接口、波特率时钟模块、FIFO缓存模块以及RX/TX状态机，上位机通过Spi协议定义的接口连接FPGA/CPLD芯片，FIFO缓存模块连接RX/TX状态机，FIFO缓存模块包括发FIFO模块和收FIFO模块。本发明基于时序控制的FPGA/CPLD平台，利用分时复用的方式，实现了高速Spi对慢速串口的接口模拟，能够灵活的满足上位机对外部全双工串口数量的要求；采用基于时序逻辑的FPGA/CPLD平台，对于通信时钟系统控制准确，灵活的对外部信号进行解析，提高了对信号较差时的适应能力。

主权项

一种Spi模拟多路全双工串口的系统，其特征在于：包括FPGA/CPLD平台，所述FPGA/CPLD平台集成SPI接口、波特率时钟模块、FIFO缓存模块以及RX/TX状态机，上位机通过Spi协议定义的接口连接FPGA/CPLD芯片，所述FIFO缓存模块连接RX/TX状态机，所述FIFO缓存模块包括发FIFO模块和收FIFO模块；发送串口数据时，上位机将需要发送的数据经过Spi接口发送到发FIFO进行缓存，然后输出给TX状态机，再以串口协议的方式发送出去，完成上位机模拟串口数据发送的过程；接收串口数据时，RX状态机模块接收外部设备通过串口发送来的数据，输出到接收FIFO缓存模块，然后经过Spi接口模块将数据从接收FIFO模块送至上位机，完成上位机对外部串口数据的接收过程；波特率时钟模块用于为FIFO模块与RX/TX状态机提供工作时钟。