[发明专利]增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构有效
申请号: | 201711279311.6 | 申请日: | 2017-12-06 |
公开(公告)号: | CN107994025B | 公开(公告)日: | 2019-01-18 |
发明(设计)人: | 罗清威;李赟;周俊 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L27/11526 | 分类号: | H01L27/11526;H01L21/28;H01L29/423 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构。利用本发明提供的增加浮栅型闪存侧墙宽度的方法,在外围电路区域的第二栅极结构的侧壁形成包括依次叠加的ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙,由于加宽侧墙较ONO侧墙宽度增加,使得随后在外围电路区域进行源漏注入的离子注入区域和第二栅极结构的距离增加,可以降低高压晶体管的漏电流,并且,可以使在第二栅极结构周围基底中形成的漏极延伸区域(LDD区域)的面积增加,从而可以提高高压晶体管的击穿电压。本发明提供的浮栅型闪存结构,其设置于外围电路区域的第二栅极结构具有包括ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙。 | ||
搜索关键词: | 增加 浮栅型 闪存 宽度 方法 以及 结构 | ||
【主权项】:
1.一种增加浮栅型闪存侧墙宽度的方法,其特征在于,包括:提供一基底,所述基底包括存储单元区域和外围电路区域,所述存储单元区域形成有第一栅极结构,所述外围电路区域形成有第二栅极结构;形成ONO侧墙,所述ONO侧墙覆盖所述第一栅极结构的侧壁以及所述第二栅极结构的侧壁,所述ONO侧墙包括依次形成的第一氧化层、氮化层以及第二氧化层;在所述存储单元区域进行存储单元的源漏注入过程;去除形成于所述第一栅极结构的侧壁的ONO侧墙的第二氧化层;在所述存储单元区域和所述外围电路区域依次形成第三氧化层和加宽氮化层,所述第三氧化层覆盖所述存储单元区域和所述外围电路区域,所述加宽氮化层覆盖所述第三氧化层;以及去除位于所述第一栅极结构的侧壁以外和所述第二栅极结构的侧壁以外的所述加宽氮化层,形成覆盖所述第二栅极结构的侧壁的加宽侧墙。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711279311.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的