[发明专利]增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构

说明书

本发明提供了增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构。利用本发明提供的增加浮栅型闪存侧墙宽度的方法，在外围电路区域的第二栅极结构的侧壁形成包括依次叠加的ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙，由于加宽侧墙较ONO侧墙宽度增加，使得随后在外围电路区域进行源漏注入的离子注入区域和第二栅极结构的距离增加，可以降低高压晶体管的漏电流，并且，可以使在第二栅极结构周围基底中形成的漏极延伸区域(LDD区域)的面积增加，从而可以提高高压晶体管的击穿电压。本发明提供的浮栅型闪存结构，其设置于外围电路区域的第二栅极结构具有包括ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙。

技术领域

本发明涉及半导体技术领域，尤其涉及增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构。

背景技术

存储器大致可以分为两大类：易失(volatile)存储器和非易失(non-volatile)存储器。易失存储器在系统关闭时立即失去存储在内的信息：它需要持续的电源供应以维持数据。大部分的随机存储器(RAM)都属于此类。非易失存储器在系统关闭或无电源供应时仍能保持数据信息，其中，浮栅型闪存就是一种非易失存储器。

目前在制作浮栅型闪存时，除了在存储区域形成多个存储单元(cell)之外，通常还会存储区域周围设置外围电路(periphery circuit)区域，外围电路区域主要用于形成高压晶体管与逻辑晶体管的逻辑电路，其中，高压晶体管与存储单元形成闪存结构，而逻辑电路用以引入不同的电压，控制所述浮栅型闪存进行数据写入、擦除和读取等操作。

为了隔离浮栅型闪存的高压晶体管的源漏区和多晶硅栅极，以避免源漏区离子注入区域离栅极太近而引发短沟道效应，同时保护多晶硅栅极的侧壁，在多晶硅栅极的侧壁通常制作有ONO层(oxide-nitride-oxide，二氧化硅/氮化硅/二氧化硅)形成的侧墙(spacer)。

在尽可能保持浮栅型闪存器件性能的前提下，加宽侧墙的宽度可以增加高压晶体管的击穿电压，从而提高浮栅型闪存的性能。

目前，通常通过增加ONO层的氮化硅或者最外层的二氧化硅的厚度以增加ONO侧墙的宽度，但是，受多晶硅栅之间最小间距设计规则(design rule)的限制，这种方法使得存储单元间的间距减小，并且容易造成ONO侧墙刻蚀后仍然互连的形貌，阻挡后续在外围电路区域进行的源漏注入。

发明内容

本发明的目的之一是提供一种增加浮栅型闪存侧墙宽度的方法，通过优化工艺，改进侧墙的组成，实现侧墙宽度的增加，以提高高压MOS管的击穿电压。

本发明的另一目的是提供一种利用上述增加浮栅型闪存侧墙宽度的方法制作的浮栅型闪存结构。

为实现上述目的，本发明提供了一种增加浮栅型闪存侧墙宽度的方法，包括如下步骤：

提供一基底，所述基底包括存储单元区域和外围电路区域，所述存储单元区域形成有第一栅极结构，所述外围电路区域形成有第二栅极结构；形成ONO侧墙，所述ONO侧墙覆盖所述第一栅极结构的侧壁以及所述第二栅极结构的侧壁，所述ONO侧墙包括依次形成的第一氧化层、氮化层以及第二氧化层；在所述存储单元区域进行存储单元的源漏注入过程；去除形成于所述第一栅极结构侧壁的ONO侧墙的第二氧化层；在所述存储单元区域和所述外围电路区域依次形成第三氧化层和加宽氮化层，所述第三氧化层覆盖所述存储单元区域和所述外围电路区域，所述加宽氮化层覆盖所述第三氧化层；以及去除位于所述第一栅极结构的侧壁以外和所述第二栅极结构的侧壁以外的所述加宽氮化层，形成覆盖所述第二栅极结构的侧壁的加宽侧墙。

可选的，去除形成于所述第一栅极结构侧壁的ONO侧墙的第二氧化层的步骤中，采用干法刻蚀工艺，其中，所述第二氧化层和所述氮化层的刻蚀选择比大于10。

可选的，去除位于所述第一栅极结构和所述第二栅极结构的侧壁以外的所述加宽氮化层步骤中，采用干法刻蚀工艺，其中，所述加宽氮化层和所述第三氧化层的刻蚀选择比大于30。