[发明专利]一种提高矢量网络分析仪接收机信噪比的系统及方法

摘要

本发明公开了一种提高矢量网络分析仪接收机信噪比的系统及方法，属于测试技术领域，包括5个模拟中频调理单元、5个混叠单元、5个ADC单元、多路伪随机噪声生成单元、低抖动采样时钟生成单元以及FPGA单元。本发明可同时产生5路伪随机噪声，产生的伪随机噪声的幅度、中心频率、带宽可根据输入到本发明的中频信号的幅频特性进行自适应的调整，提高了ADC器件的信噪比和无杂散动态范围，从而提高了矢量网络分析仪接收机的信噪比；可同时产生5路低抖动采样时钟，而且时钟频率、时钟相位、时钟电平标准等可以动态调整，提高了ADC器件的信噪比，从而提高了矢量网络分析仪接收机的信噪比，而且能够满足更多的新的测量需求。

主权项

一种提高矢量网络分析仪接收机信噪比的系统，其特征在于：包括5个模拟中频调理单元、5个混叠单元、5个ADC单元、多路伪随机噪声生成单元、低抖动采样时钟生成单元以及FPGA单元；其中，模拟中频调理单元与混叠单元相连；混叠单元分别与ADC单元和多路伪随机噪声生成单元相连；ADC单元分别与混叠单元、低抖动采样时钟生成单元、FPGA单元相连；FPGA单元分别与ADC单元、低抖动采样时钟生成单元、多路伪随机噪声生成单元相连；多路伪随机噪声生成单元分别与FPGA单元和混叠单元相连；低抖动采样时钟生成单元分别与ADC单元和FPGA单元相连；模拟中频调理单元，被配置为用于对输入的模拟中频信号进行包括放大、抗混叠滤波在内的处理，以提高通路的噪声系数；多路伪随机噪声生成单元，被配置为用于同时生成5路幅度、中心频率、带宽均可调的伪随机噪声，以减小ADC器件的量化误差；混叠单元，被配置为用于将伪随机噪声与中频信号叠加到一起，并输出LVDS差分信号；ADC单元，被配置为用于将混合有随机噪声的中频信号进行采样数字化处理，得到高速串行数据；FPGA单元，被配置为用于对采样数据进行数字信号处理，包括串并转换、下变频、FIR滤波在内的处理，并根据滤波处理结果自适应生成伪随机序列送往多路伪随机噪声生成单元，另外FPGA也负责对低抖动采样时钟生成单元进行配置和控制；低抖动采样时钟生成单元，被配置为用于同时生成5路低抖动的时钟作为5个ADC的采样时钟，并且时钟频率、相位均可通过FPGA进行动态调整。