[发明专利]有自测试能力的集成电路装置和对集成电路自测试的方法有效
| 申请号： | 201711147158.1 | 申请日： | 2017-11-17 |
| 公开（公告）号： | CN108072827B | 公开（公告）日： | 2021-12-03 |
| 发明（设计）人： | 亚辛·珐基;德乔德·泽格瑞克;埃里克·德梅;卢卡·普鲁提诺;玛西亚·萨皮恩扎 | 申请（专利权）人： | 瑞士优北罗股份有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 黄纶伟 |
| 地址： | 瑞士塔*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 有自测试能力的集成电路装置包括图案生成器，结果存储和可测试逻辑。可测试逻辑包括多个扫描通道，通道的每个分别耦接在图案生成器和结果存储之间。自测试控制器被布置为监督关于可测试逻辑的自测试以生成自测试结果数据，自测试结果数据被存储在结果存储中。处理资源还耦接至自测试控制器并耦接在图案生成器和结果存储之间，处理资源能够评价存储在结果存储中的自测试结果数据。可测试逻辑包括处理资源，其被布置为与自测试控制器协作以便自测试还关于处理资源且处理资源能够在自测试之后评价自测试结果数据。 | ||
| 搜索关键词： | 测试 能力 集成电路 装置 方法 | ||
【主权项】：
1.一种有自测试能力的集成电路装置，包括：图案生成器；结果存储；可测试逻辑，包括多个扫描通道，所述多个扫描通道的每个分别可操作地耦接在所述图案生成器和所述结果存储之间；自测试控制器，被布置为当使用时监督关于所述可测试逻辑的自测试以生成自测试结果数据，所述自测试结果数据被存储在所述结果存储中；以及处理资源，可操作地耦接至所述自测试控制器并可操作地耦接在所述图案生成器和所述结果存储之间，所述处理资源能够评价存储在所述结果存储中的所述自测试结果数据；其中，所述可测试逻辑包括所述处理资源，且所述处理资源被布置为与所述自测试控制器协作以便自测试还关于所述处理资源且所述处理资源能够在自测试之后评价所述自测试结果数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞士优北罗股份有限公司，未经瑞士优北罗股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711147158.1/，转载请声明来源钻瓜专利网。
