[发明专利]有自测试能力的集成电路装置和对集成电路自测试的方法

说明书

有自测试能力的集成电路装置包括图案生成器，结果存储和可测试逻辑。可测试逻辑包括多个扫描通道，通道的每个分别耦接在图案生成器和结果存储之间。自测试控制器被布置为监督关于可测试逻辑的自测试以生成自测试结果数据，自测试结果数据被存储在结果存储中。处理资源还耦接至自测试控制器并耦接在图案生成器和结果存储之间，处理资源能够评价存储在结果存储中的自测试结果数据。可测试逻辑包括处理资源，其被布置为与自测试控制器协作以便自测试还关于处理资源且处理资源能够在自测试之后评价自测试结果数据。

技术领域

本发明涉及有自测试能力的集成电路装置，该装置是例如包括可测试逻辑(包括处理资源)的类型。本发明还涉及对集成电路自测试的方法，该方法是例如包括对可测试逻辑(包括处理资源)自测试的方法。

背景技术

为保证可靠的操作，集成电路需要测试。取决于测试所需的内容，不同的测试技术是可用的。然而，测试集成电路变得越来越复杂且需要新的技术以满足新的安全规定。例如，对于集成电路的所谓的“现场”测试方案的部署的需求增加。实际上，在汽车工业中，在服从功能安全的最近标准(例如ISO 26262)的情况下，采用逻辑内建自测试(LBIST)机制以提供现场测试，从而在集成电路的寿命期间保持集成电路的逻辑的周期性测试。LBIST是内建在集成电路中的硬件和/或软件，以便集成电路可以测试其操作。

“Logic BIST:State-of-the-Art and Open Problems.”(Nan Li,GunnarCarlsson,Elena Dubrova,Kim Petersen；CoRR abs/1503.04628(2015))提供LBIST技术的概览。

US专利公开No.2016/033571公开一种使用LBIST系统对集成电路上的失效进行根本原因识别的方法。系统包括具有与其相关的一个或多个宏指令的一个或多个通道扫描路径，在测试周期期间执行一个或多个通道扫描路径的每个。通道扫描路径在伪随机图案生成器和多个输入信号寄存器(MISR)之间延伸。提供处理器以经由LBIST控制器初始化测试周期的一个或多个。然而，公开的架构需要集成电路包括片上测试处理能力以管理待被测试的集成电路的逻辑的部分的测试。这样，片上测试处理能力不受到测试，因此，由于片上测试处理能力作为LBIST的部分未被测试，作为整体的集成电路的测试更加不强健。

美国专利公开No.2009/327824也公开在伪随机图案生成器和MISR之间延伸的多个测试通道。提供存储器模块以存储LBIST测试参数和签名(结果)。除了待被扫描的逻辑外，还提供决策逻辑，然而与US2016/033571的片上测试处理能力相同，决策逻辑本身不受到测试。

甚至对于其中被扫描的逻辑和控制扫描的逻辑轮流地扫描彼此的实施方式，使用专门的逻辑进行待被扫描的逻辑的测试表示裸片空间的浪费。

发明内容

根据本发明，提供有自测试能力的集成电路装置，包括：图案生成器；结果存储；包括多个扫描通道的可测试逻辑，多个扫描通道的每个分别可操作地耦接在图案生成器和结果存储之间；被布置为使用时监督关于可测试逻辑的自测试以生成自测试结果数据的自测试控制器，自测试结果数据被存储在结果存储中；以及可操作地耦接至自测试控制器并可操作地耦接在图案生成器和结果存储之间的处理资源，处理资源能够评价存储在结果存储中的自测试结果数据；其中可测试逻辑包括处理资源，且处理资源被布置为与自测试控制器协作以便自测试也关于处理资源且处理资源能够在自测试之后评价自测试结果数据。

处理器可以被布置为开机进入支持自测试结果数据的评价的自测试模式。

装置还可以包括：测试完成指示符存储；其中自测试控制器还被布置为基于自测试的完成，修改测试完成指示符存储的内容，从而存储自测试已经完成的指示。

自测试控制器可以被布置为生成测试完成信号。

装置还可以包括：被布置为将测试完成信号转换成复位信号的复位电路。复位信号可以是脉冲形状的信号。