[发明专利]闪存的工艺集成结构和方法

摘要

本发明公开了一种闪存的工艺集成结构，闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；在闪存单元阵列中的有源区和多晶硅浮栅的俯视面尺寸相同且自对准。在各多晶硅控制栅两侧的有源区中分别形成有对应源区和漏区，漏区的顶部通过接触孔连接对应列的位线上；在多晶硅栅行的表面依次形成有第三氧化硅层和第四氮化硅层。本发明还公开了一种闪存的工艺集成方法。本发明器件在多晶硅控制栅表面覆盖第四氮化硅层能减少漏区接触孔和多晶硅控制栅之间的漏电从而有利于器件尺寸缩小，同时能消除氮化硅在多晶硅控制栅的表面引入的应力缺陷以及消除逻辑区的多晶硅栅表面缺陷。

主权项

1.一种闪存的工艺集成结构，其特征在于，闪存包括集成在同一芯片上的逻辑区和存储区；所述存储区包括由多个闪存单元排列形成的闪存单元阵列；各所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；在所述闪存单元阵列中，在所述芯片的半导体衬底表面形成有由场氧隔离出的有源区，所述有源区的俯视面尺寸和所述多晶硅浮栅的俯视面尺寸相同且所述有源区自对准形成于所述多晶硅浮栅的底部，同一列的所述闪存单元都位于同一所述有源区上，同一列的所述多晶硅浮栅的多晶硅组成多晶硅列；同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅都连接在一起组成多晶硅栅行；所述多晶硅栅行和所述多晶硅列相叠加的区域组成各所述闪存单元的栅极结构；在各所述栅极结构的所述多晶硅控制栅两侧的所述有源区中分别形成有对应的闪存单元的源区和漏区，各所述闪存单元的漏区的顶部通过接触孔连接对应列的位线上；在所述多晶硅栅行的表面依次形成有第三氧化硅层和第四氮化硅层，通过所述第四氮化硅层包覆在所述多晶硅栅行对应的所述多晶硅控制栅的表面来防止所述多晶硅控制栅和对应的所述漏区顶部的接触孔之间的漏电，以有利于所述多晶硅控制栅和对应的所述漏区顶部的接触孔之间间距的缩小，提高所述闪存的芯片的集成度；通过所述第三氧化硅层的设置来防止所述第四氮化硅层和所述多晶硅栅之间产生分离。