[发明专利]闪存的工艺集成结构和方法

权利要求书

1.一种闪存的工艺集成结构，其特征在于，闪存包括集成在同一芯片上的逻辑区和存储区；

所述存储区包括由多个闪存单元排列形成的闪存单元阵列；

各所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；

在所述闪存单元阵列中，在所述芯片的半导体衬底表面形成有由场氧隔离出的有源区，所述有源区的俯视面尺寸和所述多晶硅浮栅的俯视面尺寸相同且所述有源区自对准形成于所述多晶硅浮栅的底部，同一列的所述闪存单元都位于同一所述有源区上，同一列的所述多晶硅浮栅的多晶硅组成多晶硅列；同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅都连接在一起组成多晶硅栅行；

所述多晶硅栅行和所述多晶硅列相叠加的区域组成各所述闪存单元的栅极结构；

在各所述栅极结构的所述多晶硅控制栅两侧的所述有源区中分别形成有对应的闪存单元的源区和漏区，各所述闪存单元的漏区的顶部通过接触孔连接对应列的位线上；

在所述多晶硅栅行的表面依次形成有第三氧化硅层和第四氮化硅层，通过所述第四氮化硅层包覆在所述多晶硅栅行对应的所述多晶硅控制栅的表面来防止所述多晶硅控制栅和对应的所述漏区顶部的接触孔之间的漏电，以有利于所述多晶硅控制栅和对应的所述漏区顶部的接触孔之间间距的缩小，提高所述闪存的芯片的集成度；通过所述第三氧化硅层的设置来防止所述第四氮化硅层和所述多晶硅控制栅之间产生分离；

所述逻辑区位于所述存储区的外围，所述逻辑区包括MOS晶体管，所述MOS晶体管的栅极结构包括：第五栅氧化层和第三多晶硅栅；

所述第三多晶硅栅顶部的所述第四氮化硅层被去除，在去除所述第三多晶硅栅顶部的所述第四氮化硅层的过程中所述第三氧化硅层作为所述第四氮化硅层的刻蚀阻挡层，防止所述第三多晶硅栅表面的损伤。

2.如权利要求1所述的闪存的工艺集成结构，其特征在于：引出所述多晶硅控制栅的接触孔形成于延伸到所述场氧上的所述多晶硅栅行的顶部，在所述多晶硅控制栅的接触孔形成区域的所述多晶硅栅行顶部的所述第三氧化硅层和所述第四氮化硅层被去除，使得所述多晶硅控制栅的接触孔直接和底部的所述多晶硅栅行的多晶硅表面接触。

3.如权利要求1所述的闪存的工艺集成结构，其特征在于：各所述闪存单元中，被对应的所述栅极结构覆盖的有源区表面形成用于沟道，各所述闪存单元的沟道的长度方向沿所述有源区的长度方向且大小为所述多晶硅栅行的宽度；各所述闪存单元的沟道的宽度方向沿所述有源区的宽度方向且大小为所述有源区的宽度方向；所述闪存采用45纳米以下工艺，所述沟道的长度为45纳米以下。

4.如权利要求1所述的闪存的工艺集成结构，其特征在于：所述第三多晶硅栅和所述存储区的所述多晶硅栅行由同一层多晶硅光刻刻蚀形成。

5.如权利要求1所述的闪存的工艺集成结构，其特征在于：所述MOS晶体管包括NMOS晶体管和PMOS晶体管。

6.如权利要求2所述的闪存的工艺集成结构，其特征在于：在所述多晶硅控制栅的接触孔和底部的所述多晶硅栅行的多晶硅表面接触位置处形成有金属硅化物。