[发明专利]一种基于FDD-LTE系统的同步方法

摘要

本发明涉及一种基于FDD‑LTE(频分双工LTE)系统的同步方法，该方法通过研究FDD‑LTE系统物理层关键技术，重点分析同步信号及其特性，设计出低复杂度、低资源消耗的同步方法。整个同步过程分为滤波、主同步信号检测、频偏估计与补偿、辅同步信号检测、计算数据帧头五个阶段。首先通过低通滤波器将同步信号提取出来；主同步信号检测使用时域互相关的算法，同时进行了延时降采样的改进；然后基于主同步信号进行频偏估计，对接收到的信号进行补偿；在对辅同步信号进行1bit量化之后，将奇偶序列分开检测；最后根据同步信号检测结果计算出数据帧的帧头，完成整个同步过程。该同步方法能够快速准确获得时间和频率上的同步，适用于FDD‑LTE系统中。

主权项

1.一种基于FDD‑LTE系统的同步方法，该方法由滤波器设计、主同步信号检测、频偏估计与补偿、辅同步信号检测、计算数据帧头五部分组成，其具体实现如下：1.1在MATLAB中计算出主同步信号的时域数据，16倍降采样后存入FPGA内部；滤波后的两路I、Q数据，进行延时与16倍降采样，再与本地存储的64点主同步序列进行互相关计算，完成复数乘法、累加、求幅值等操作，得到一组互相关序列，并计算出序列峰值，进而判断出主同步信号所在位置；1.2利用上述过程中得到的主同步信号进行频偏估计，将接收到的主同步序列与本地序列进行共轭相乘，得到新的序列；新序列前32点数据与后32点数据再进行共轭相乘与累加，提取出频率偏移；根据频率偏移对接收到的辅同步信号进行补偿，使辅同步检测更加精确；1.3根据1.2中所得主同步信号位置，推算出辅同步信号的位置，将辅同步信号变换到频域得到62点数据；根据生成公式，在本地存储所需扰码序列；使用扰码序列对偶序列解扰，得到新的序列，再将新序列与本地参考序列进行互相关，计算出最大值的下标i0；根据得到的i0生成扰码序列对辅同步奇序列进行解扰，再将新序列与本地参考序列进行互相关，计算出最大值的下标i1；通过比较i0与i1的大小，确定出辅同步信号所在时隙。1.4完成主辅同步信号检测后，根据帧结构计算出下一帧的帧头，以保证输出为完整的数据帧，实现系统的同步。