[发明专利]一种基于FDD-LTE系统的同步方法

说明书

本发明涉及一种基于FDD‑LTE(频分双工LTE)系统的同步方法，该方法通过研究FDD‑LTE系统物理层关键技术，重点分析同步信号及其特性，设计出低复杂度、低资源消耗的同步方法。整个同步过程分为滤波、主同步信号检测、频偏估计与补偿、辅同步信号检测、计算数据帧头五个阶段。首先通过低通滤波器将同步信号提取出来；主同步信号检测使用时域互相关的算法，同时进行了延时降采样的改进；然后基于主同步信号进行频偏估计，对接收到的信号进行补偿；在对辅同步信号进行1bit量化之后，将奇偶序列分开检测；最后根据同步信号检测结果计算出数据帧的帧头，完成整个同步过程。该同步方法能够快速准确获得时间和频率上的同步，适用于FDD‑LTE系统中。

技术领域

本发明涉及一种基于FDD-LTE(频分双工LTE)系统的同步方法。LTE是由3GPP组织提出的无线通信标准，采用OFDM、MIMO等先进的无线传输技术。LTE具有峰值速率高、用户延迟小、频谱利用率高、覆盖范围广等优点，在军工和民用方面应用广泛。FDD-LTE是LTE标准下的一种模式。

背景技术

LTE系统采用OFDM(频分多址)作为多址技术，并且大量采用MIMO(多输入多输出)和自适应技术，提高了小区容量的同时，也降低了系统延迟，并且很大程度上提高了峰值速率和系统性能。与TDD-LTE系统相比，FDD-LTE系统上行和下行采用不同频段收发数据，具有更好的稳定性。

当接收机终端设备启动后，首先要进行的就是同步过程，它是无线通信的基础。根据LTE标准，数据是以帧结构的形式进行收发的，时间同步就是寻找到数据帧的帧头和OFDM符号第一个数据的开头。同时OFDM技术对频率偏移十分敏感，频率同步就是对信号进行运算分析，提取出频率偏移量并对数据进行补偿。同步过程需要进行主同步信号检测和辅同步信号检测，前人对主同步信号检测提出了基于自相关和互相关的算法，并有分段相关的改进；对辅同步信号检测提出1bit量化的改进。本发明基于这些理论和方法，做出了进一步改进。

本发明实现的基于FDD-LTE系统的同步方法，主同步信号检测采用时域互相关算法，同时利用检测到的主同步信号进行频偏估计与补偿，辅同步检测采用量化和奇偶序列分离相结合的算法，能够快速准确实现时间和频率上的同步。同时在实现过程中，使用16倍延时降采样、二叉树流水线结构、状态机分解等技术，简化了计算过程。

发明内容

本发明的目的在于，提供一种基于FDD-LTE系统的同步方法，通过对主同步信号和辅同步信号进行检测，能够实现发送端和接收端时间与频率的同步。具有建立同步时间短、准确度高、复杂度低、易于硬件实现等特点。

本发明是采用以下技术手段实现的：

1.一种基于FDD-LTE系统的同步方法，该方法由滤波、主同步信号检测、频偏估计与补偿、辅同步信号检测、计算数据帧头五部分组成，其具体实现如下：

1.1在MATLAB中计算出主同步信号的时域数据，经16倍降采样后存入FPGA中；滤波后的两路I、Q数据，进行延时与16倍降采样，再与本地存储的64点主同步序列进行互相关计算，完成复数乘法、累加、求幅值等操作，得到一组互相关序列，并计算出序列峰值，进而判断出主同步信号所在位置；

1.2利用上述过程中得到的主同步信号进行频偏估计，将接收到的主同步序列与本地序列进行共轭相乘，得到新的序列；新序列前32点数据与后32点数据再进行共轭相乘与累加，提取出频率偏移；根据频率偏移对接收到的辅同步信号进行补偿，使辅同步检测更加精确；

1.3根据1.2中所得主同步信号位置，推算出辅同步信号的位置，将辅同步信号变换到频域得到62点数据；根据生成公式，在本地存储所需扰码序列；使用扰码序列对偶序列解扰，得到新的序列，再将新序列与本地参考序列进行互相关，计算出最大值的下标i0；根据得到的i0生成扰码序列对辅同步奇序列进行解扰，再将新序列与本地参考序列进行互相关，计算出最大值的下标i1；通过比较i0与i1的大小，确定出辅同步信号所在时隙；