[发明专利]具有三维存储单元阵列的非易失存储器件的地址调度方法在审
| 申请号： | 201711084156.2 | 申请日： | 2017-11-07 |
| 公开（公告）号： | CN109754837A | 公开（公告）日： | 2019-05-14 |
| 发明（设计）人： | 尹治元;南尚完;尹廷允;蔡东赫 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/10 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 钱大勇 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 至少一个地址调度方法包括：选择第一位线；选择连接到第一位线的第一串；从底部字线到顶部字线顺序执行第一串中的每个多电平单元的N个页面的地址调度；在完成第一串中的所有字线上的地址调度之后，以与对第一串执行的相同的方式顺序地在第二到第k个串上执行地址调度，其中“k”是2或大于2的自然数。 | ||
| 搜索关键词： | 地址调度 字线 位线 三维存储单元阵列 非易失存储器件 多电平单元 方式顺序 顺序执行 选择连接 | ||
【主权项】：
1.一种包括多个单元串的三维非易失性存储器件的地址调度方法，所述多个单元串中的每一个包括属于第一子块的多个非易失性存储单元和属于第二子块的多个非易失性存储单元，所述多个非易失性存储单元中的每一个是被配置用于存储N位数据的多位存储单元，其中“N”是大于或等于2的自然数，所述方法包括：选择连接到第一至第k串的第一位线，其中“k”是大于或等于2的自然数；选择耦合到所述第一位线的第一串；自属于所述第一串的第一子块的底部字线到顶部字线的顺序依次地执行连接到每个字线的存储单元的地址调度；和自属于所述第一串的第二子块的底部字线到顶部字线的顺序依次地执行连接到每个字线的存储单元的地址调度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711084156.2/，转载请声明来源钻瓜专利网。
