[发明专利]具有三维存储单元阵列的非易失存储器件的地址调度方法

说明书

至少一个地址调度方法包括：选择第一位线；选择连接到第一位线的第一串；从底部字线到顶部字线顺序执行第一串中的每个多电平单元的N个页面的地址调度；在完成第一串中的所有字线上的地址调度之后，以与对第一串执行的相同的方式顺序地在第二到第k个串上执行地址调度，其中“k”是2或大于2的自然数。

技术领域

示例实施例涉及用于三维(3D)存储单元阵列的地址调度方法，更具体地，涉及用于包括多个多电平单元的非易失性存储器件中的3D存储单元阵列的地址调度方法。

背景技术

用作电可擦除可编程只读存储器(EEPROM)的闪存可以具有可以容易地编程和擦除数据的随机存取存储器(RAM)和可以在不供电的情况下保持数据的ROM的优点。

闪存通常分为NAND闪存和NOR闪存。NOR闪存可以具有其中存储单元独立地连接到位线和字线的结构，从而具有优异的随机存取时间特性。另一方面，NAND闪存在集成度方面可以得到改善，这是因为其具有可以将多个存储单元彼此连接的结构，从而每个单元串只需要一个接点。因此，NAND结构通常用于高度集成的闪存中。

单个存储单元中可以具有能够存储多个数据的多位单元。这种类型的存储单元通常称为多电平单元(MLC)。另一方面，能够存储单个位的存储单元称为单电平单元(SLC)。

当根据常规地址调度方法执行编程操作时，可能发生连接到相邻字线的存储单元之间的耦合效应。为了补偿耦合效应，当编程2位MLC时，编程偏置电压可以交替地施加到两个相邻的字线。然而，这些地址调度方法可能降低设备操作速度。

发明内容

本发明概念的至少一个示例性实施例可以提供用于增加三维(3D)存储单元阵列的操作性能的地址调度方法。

根据本发明构思的至少一个示例性实施例，提供了一种包括多个单元串的三维非易失性存储器件的地址调度方法，所述多个单元串中的每一个包括属于第一子块的多个非易失性存储单元和属于第二子块的多个非易失性存储单元，多个非易失性存储单元中的每一个是被配置用于存储N位数据的多位存储单元，其中“N“是大于或等于2的自然数。该方法包括：选择连接到第1-第k串的第一位线，其中”k“是大于或等于2的自然数；选择耦合到第一位线的第一串；自属于第一串的第一子块的底部字线到顶部字线顺序依次地执行连接到每个字线的存储单元的地址调度；以及自属于第一串的第二子块的底部字线到顶部字线顺序依次地执行连接到每个字线的存储单元的地址调度。

该方法还可以包括：选择耦合到第一位线的第二串；自属于第二串的第一子块的底部字线到顶部字线顺序依次地执行连接到每个字线的存储单元的地址调度；以及自属于第二串的第二子块的底部字线到顶部字线顺序地执行连接到每个字线的存储单元的地址调度。

根据至少一个示例性实施例，提供了一种包括多个单元串的三维非易失性存储器件的地址调度方法，所述多个单元串中的每一个包括属于第一子块的多个非易失性存储单元和属于第二子块的多个非易失性存储单元，多个非易失性存储单元中的每一个是被配置用于存储N位数据的多位存储单元，其中“N”是大于或等于2的自然数。该方法包括：选择连接到第1-第k串的第一位线，其中“k”是大于或等于2的自然数；从连接到第k串的第一串起按依次顺序地对连接到第一子块的第一字线的存储单元执行地址调度；从连接到第k串的第一串起依次顺序地对与第一子块的第一字线相邻的第二字线连接的存储单元执行地址调度；并且在从连接到第k串的第一串起顺序地执行第一子块的最后字线的地址调度之后，从连接到第k串的第一串起依次执行连接到第二子块的第一字线的存储单元的地址调度。