[发明专利]用于并行信号的对齐的技术有效
| 申请号： | 201710982070.5 | 申请日： | 2014-01-28 |
| 公开（公告）号： | CN107800438B | 公开（公告）日： | 2021-05-07 |
| 发明（设计）人： | C·沃特曼;D·门德尔 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | H03M9/00 | 分类号： | H03M9/00;H04L7/00;H04L25/14 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘瑜 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 串行通道中的每个接收器电路均生成与主时钟信号对齐的同步时钟信号以允许无损坏地将数据同步传送到主时钟域上。每个接收器电路中的串并转换器电路响应于同步时钟信号中的一个同步时钟信号将串行数据信号转换为并行数据信号。相位检测电路基于同步时钟信号和主时钟信号之间的相位偏移生成相移的指示。时钟信号生成电路基于相移的指示提供对同步时钟信号的相位的调节。串并转换器电路基于对同步时钟信号的相位的调节来调节由并行数据信号所指示的比特的位置。 | ||
| 搜索关键词： | 用于 并行 信号 对齐 技术 | ||
【主权项】：
一种电路，包括：将串行数据信号转换成第一并行数据信号的串并转换器电路；以及基于所述第一并行数据信号生成第二并行数据信号的桶形移位器电路，其中所述桶形移位器电路包括多路复用器电路，以将由所述第二并行数据信号所指示的比特的位置相对于由所述第一并行数据信号所指示的比特的位置进行调节，并且其中所述多路复用器电路中的每个多路复用器电路被耦接以接收少于由所述第一并行数据信号所指示的全部比特。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710982070.5/，转载请声明来源钻瓜专利网。
- 上一篇：输出电压控制电路
- 下一篇：用于多入多出无线链路的无线电信道仿真的系统和方法
