[发明专利]用于并行信号的对齐的技术

权利要求书

1.一种用于并行数据信号对齐的电路，包括：

将串行数据信号转换成第一并行数据信号的串并转换器电路；以及

基于所述第一并行数据信号生成第二并行数据信号的桶形移位器电路，其中所述桶形移位器电路包括多路复用器电路，以将由所述第二并行数据信号所指示的比特的位置相对于由所述第一并行数据信号所指示的比特的位置进行调节，并且

其中所述多路复用器电路中的每个多路复用器电路被耦接以接收少于由所述第一并行数据信号所指示的全部比特，其中所述桶形移位器电路仅可选择以将所述第二并行数据信号的字边界调节到来自所述第一并行数据信号中的比特位置的子集中的所述第二并行数据信号的第一比特位置。

2.根据权利要求1所述的电路，其中所述多路复用器电路将由所述第二并行数据信号所指示的比特的位置相对于由所述第一并行数据信号所指示的比特的位置调节少于所述第一并行数据信号的总数的最大数目的比特位置。

3.根据权利要求1所述的电路，其中所述多路复用器电路将由所述第二并行数据信号所指示的比特的位置相对于由所述第一并行数据信号所指示的比特的位置调节等于至少两个比特位置的最小比特移位。

4.根据权利要求1所述的电路，其中所述多路复用器电路将由所述第二并行数据信号所指示的比特的位置相对于由所述第一并行数据信号所指示的比特的位置调节等于至少三个比特位置的最小比特移位。

5.根据权利要求1所述的电路，还包括：

图案检测器电路，所述图案检测器电路指示在所述第一并行数据信号中或者在所述第二并行数据信号中的数据字内的第一比特的比特位置，其中所述桶形移位器电路基于由所述图案检测器电路所指示的比特位置将由所述第二并行数据信号所指示的比特的位置相对于由所述第一并行数据信号所指示的比特的位置进行调节。

6.根据权利要求5所述的电路，还包括：

生成第一和第二周期性信号之间的相位偏移的指示的相位检测器电路，其中所述串并转换器电路响应于所述第一周期性信号将所述串行数据信号转换为所述第一并行数据信号；

基于所述相位偏移的指示生成相移的指示的控制电路；以及

基于所述相移的指示提供对所述第一周期性信号的相位的调节的时钟信号生成电路，其中所述串并转换器电路基于对所述第一周期性信号的所述相位的调节来调节由所述第一并行数据信号所指示的比特的位置。

7.根据权利要求6所述的电路，其中所述控制电路基于所述相位偏移的指示并基于由所述图案检测器电路所指示的比特位置生成所述相移的指示。

8.一种用于并行数据信号对齐的方法，包括：

利用串并转换器电路将串行数据信号转换为第一并行数据信号；

利用桶形移位器电路基于所述第一并行数据信号生成第二并行数据信号，所述桶形移位器电路包括多路复用器电路；

只将每个数据字中由所述第一并行数据信号指示的比特的子集提供至所述多路复用器电路中的每个多路复用器电路的输入；以及

利用所述桶形移位器电路中的所述多路复用器电路将由所述第二并行数据信号所指示的比特的位置相对于由所述第一并行数据信号所指示的比特的位置进行调节，其中所述桶形移位器电路仅可选择以将所述第二并行数据信号的字边界调节到来自所述第一并行数据信号中的比特位置的子集中的所述第二并行数据信号的第一比特位置。

9.根据权利要求8所述的方法，其中所述多路复用器电路将由所述第二并行数据信号所指示的比特的位置相对于由所述第一并行数据信号所指示的比特的位置调节少于所述第一并行数据信号的总数的最大数目的比特位置。

10.根据权利要求8所述的方法，其中所述多路复用器电路将由所述第二并行数据信号所指示的比特的位置相对于由所述第一并行数据信号所指示的比特的位置进行调节的最小比特移位为至少两个比特位置。