[发明专利]一种改善多芯片堆叠装片的结构及其工艺方法在审
| 申请号： | 201710891153.3 | 申请日： | 2017-09-27 |
| 公开（公告）号： | CN107579048A | 公开（公告）日： | 2018-01-12 |
| 发明（设计）人： | 缪江黔;刘敏;朱仲明 | 申请（专利权）人： | 江苏长电科技股份有限公司 |
| 主分类号： | H01L23/13 | 分类号： | H01L23/13;H01L23/00;H01L25/00;H01L21/60 |
| 代理公司： | 江阴市扬子专利代理事务所(普通合伙)32309 | 代理人： | 周彩钧 |
| 地址： | 214434 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明一种改善多芯片堆叠装片的结构及其工艺方法，所述结构包括框架基材（1），所述框架基材（1）正面设置有下层芯片（2）和“工”字型支架（6），所述“工”字型支架（6）正面设置有上层芯片（3），所述框架基材（1）、下层芯片（2）及上层芯片（3）之间均通过焊线（7）相连接，所述下层芯片（2）、上层芯片（3）、“工”字型支架（6）和焊线（7）外围包封有塑封料（8）。本发明一种改善多芯片堆叠装片的结构及其工艺方法，它在同样大小的封装内尽可能的增加空间利用率，可以更方便的布局，避免上层芯片部分区域悬空设置，避免下层芯片部分打线区域被上层芯片遮盖的问题。 | ||
| 搜索关键词： | 一种 改善 芯片 堆叠 结构 及其 工艺 方法 | ||
【主权项】：
一种改善多芯片堆叠装片的结构，其特征在于：它包括框架基材（1），所述框架基材（1）正面通过装片胶（4）设置有下层芯片（2），所述框架基材（1）正面通过贴膜（5）设置有“工”字型支架（6），所述“工”字型支架（6）正面通过装片胶（4）设置有上层芯片（3），所述框架基材（1）、下层芯片（2）及上层芯片（3）之间均通过焊线（7）相连接，所述下层芯片（2）、上层芯片（3）、“工”字型支架（6）和焊线（7）外围包封有塑封料（8）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏长电科技股份有限公司，未经江苏长电科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710891153.3/，转载请声明来源钻瓜专利网。
