[发明专利]具有字符线的半导体结构及其制作方法有效
申请号: | 201710826527.3 | 申请日: | 2017-09-14 |
公开(公告)号: | CN109509751B | 公开(公告)日: | 2020-09-22 |
发明(设计)人: | 张峰溢;李甫哲 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
主分类号: | H01L27/108 | 分类号: | H01L27/108;H01L21/8242 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种具有字符线的半导体结构及其制作方法,具有字符线的半导体结构包含一基底包含一存储器区和一周边元件区,一第一沟槽和一第二沟槽设置于存储器区,一第三沟槽设置于周边元件区内,第一沟槽的宽度最小,第二沟槽的宽度次之,第三沟槽的宽度最大,一第一氧化硅层设置于第一沟槽的下半部,一氮化硅层填入第二沟槽以及第三沟槽,一第三氧化硅层设置于第三沟槽中,一字符线填入第一沟槽的上半部、覆盖第二沟槽内的氮化硅层,其中在与字符线重叠的第二沟槽内的氮化硅层的上表面不低于与字符线重叠的第一氧化硅层的上表面。 | ||
搜索关键词: | 具有 字符 半导体 结构 及其 制作方法 | ||
【主权项】:
1.一种具有字符线的半导体结构,包含:基底,包含存储器区和周边元件区;第一沟槽和第二沟槽,设置于该存储器区内的该基底中,其中该第一沟槽的宽度小于该第二沟槽的宽度;第三沟槽,设置于该周边元件区内的该基底中,其中该第二沟槽的宽度小于该第三沟槽的宽度;第一氧化硅层,设置于该第一沟槽的下半部;第二氧化硅层,设置于该第二沟槽的侧壁和该第三沟槽的侧壁;氮化硅层,填入该第二沟槽以及覆盖该第三沟槽的侧壁上的该第二氧化层;第三氧化硅层,设置于该第三沟槽中,其中该第二氧化硅层、该氮化硅层和该第三氧化硅层共同填满该第三沟槽;以及字符线,填入该第一沟槽的上半部、覆盖该第二沟槽内的该氮化硅层以及部分的该存储器区,其中在与该字符线重叠的该第二沟槽内的该氮化硅层的上表面不低于与该字符线重叠的该第一氧化硅层的上表面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710826527.3/,转载请声明来源钻瓜专利网。
- 上一篇:具有反向偏压机制的堆叠SOI半导体装置
- 下一篇:SRAM的存储单元结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的