[发明专利]具有字符线的半导体结构及其制作方法

权利要求书

1.一种具有字符线的半导体结构，包含：

基底，包含存储器区和周边元件区；

第一沟槽和第二沟槽，设置于该存储器区内的该基底中，其中该第一沟槽的宽度小于该第二沟槽的宽度；

第三沟槽，设置于该周边元件区内的该基底中，其中该第二沟槽的宽度小于该第三沟槽的宽度；

第一氧化硅层，设置于该第一沟槽的下半部；

第二氧化硅层，设置于该第二沟槽的侧壁和该第三沟槽的侧壁；

氮化硅层，填入该第二沟槽以及覆盖该第三沟槽的侧壁上的该第二氧化硅 层；

第三氧化硅层，设置于该第三沟槽中，其中该第二氧化硅层、该氮化硅层和该第三氧化硅层共同填满该第三沟槽；以及

字符线，填入该第一沟槽的上半部、覆盖该第二沟槽内的该氮化硅层以及部分的该存储器区，其中利用硅、氧化硅和氮化硅被蚀刻速率的不同，在与该字符线重叠的该第二沟槽内的该氮化硅层的上表面不低于与该字符线重叠的该第一氧化硅层的上表面。

2.如权利要求1所述的具有字符线的半导体结构，其中与该字符线重叠的该氮化硅层的上表面凸出于该第二沟槽。

3.如权利要求1所述的具有字符线的半导体结构，其中与该字符线重叠的该基底具有一基底上表面，该氮化硅层的上表面和该基底上表面切齐。

4.如权利要求1所述的具有字符线的半导体结构，其中与该字符线重叠的该基底具有一基底上表面，该氮化硅层的上表面低于该基底上表面。

5.一种具有字符线的半导体结构的制作方法，包含：

提供一基底，包含存储器区和周边元件区；

形成一第一沟槽和一第二沟槽，位于该存储器区，形成一第三沟槽在该周边元件区，其中第一沟槽的宽度小于该第二沟槽的宽度，该第二沟槽的宽度小于该第三沟槽的宽度；

形成一第一氧化硅层，填满该第一沟槽、顺应地覆盖该第二沟槽和该第三沟槽；

移除位于该第二沟槽内和该第三沟槽内的该第一氧化硅层；

形成一氮化硅层，填满该第二沟槽并且顺应地覆盖该第三沟槽；

形成一第二氧化硅层于该第三沟槽，其中该第二氧化硅层和该氮化硅层填满该第三沟槽；

移除该存储器区内部分的该基底、部分该第一氧化硅层和部分的该氮化硅层以形成一字符线沟槽；以及

形成一字符线填入该字符线沟槽，其中利用硅、氧化硅和氮化硅被蚀刻速率的不同，在与该字符线重叠的该第二沟槽内的该氮化硅层的上表面不低于与该字符线重叠的该第一氧化硅层的上表面。

6.如权利要求5所述的具有字符线的半导体结构的制作方法，另包含：

移除位于该第二沟槽内、第三沟槽内和该基底的上表面的该第一氧化硅层后，形成一第三氧化硅层顺应地覆盖该第二沟槽和该第三沟槽。

7.如权利要求6所述的具有字符线的半导体结构的制作方法，其中该第三氧化硅层、该第二氧化硅层和该氮化硅层填满该第三沟槽，该第三氧化硅层和该氮化硅层填满该第二沟槽。

8.如权利要求5所述的具有字符线的半导体结构的制作方法，其中该第一氧化硅层的厚度大于二分之一的该第一沟槽的宽度。

9.如权利要求5所述的具有字符线的半导体结构的制作方法，其中该氮化硅层的厚度大于二分之一的该第二沟槽的宽度。