[发明专利]具有字符线的半导体结构及其制作方法

说明书

本发明公开一种具有字符线的半导体结构及其制作方法，具有字符线的半导体结构包含一基底包含一存储器区和一周边元件区，一第一沟槽和一第二沟槽设置于存储器区，一第三沟槽设置于周边元件区内，第一沟槽的宽度最小，第二沟槽的宽度次之，第三沟槽的宽度最大，一第一氧化硅层设置于第一沟槽的下半部，一氮化硅层填入第二沟槽以及第三沟槽，一第三氧化硅层设置于第三沟槽中，一字符线填入第一沟槽的上半部、覆盖第二沟槽内的氮化硅层，其中在与字符线重叠的第二沟槽内的氮化硅层的上表面不低于与字符线重叠的第一氧化硅层的上表面。

技术领域

本发明涉及一种具有字符线的半导体结构及其制作方法，特别是涉及一种可降低寄生电容的具有字符线的半导体结构及其制作方法。

背景技术

动态随机存取存储器(dynamic random access memory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memory cell)构成的存储器区(memory cell region)以及由控制电路构成的周边元件区(peripheral area)。各存储单元包含一晶体管(transistor)电连接至一电容器(capacitor)，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路利用横跨存储器区并与各存储单元电连接的字符线(word line,WL)与位线(bit line,BL)，可定位至每一存储单元以控制其数据的存取。

随着制作工艺世代演进，为了缩小存储单元尺寸而获得更高的集密度，存储器的结构已朝向三维(three-dimensional)发展。埋入式字符线(buried wordline)结构即是将字符线与晶体管整合制作在基底的沟槽中并且横切各存储单元的主动元件区，形成沟槽式栅极，不仅可提升存储器的操作速度与密集度，还能避免短通道效应造成的漏电情形。

然而，现有的沟槽式栅极仍存在一些问题。当存储器的尺寸持续微缩，埋入式字符线(buried word line)切过两主动元件区之间的通过栅极(passing gate)区域，在重复性读写时，埋入式字符线在通过栅极区域处会作为电极，进而产生累积的寄生电子。寄生电子会流入与其相邻的漏极，改变和漏极电连接的电容里电荷的储存状态，因此会造成数据错误，此现象称为列锤效应(row hammer effect)。

发明内容

根据本发明的一优选实施例，一种具有字符线的半导体结构，包含：一基底包含一存储器区和一周边元件区，一第一沟槽和一第二沟槽设置于存储器区内的基底中，其中第一沟槽的宽度小于第二沟槽的宽度，一第三沟槽设置于周边元件区内的基底中，其中第二沟槽的宽度小于第三沟槽的宽度，一第一氧化硅层设置于第一沟槽的下半部，一第二氧化硅层设置于第二沟槽的侧壁和第三沟槽的侧壁，一氮化硅层填入第二沟槽以及覆盖第三沟槽的侧壁上的第二氧化层，一第三氧化硅层设置于第三沟槽中，其中第二氧化硅层、氮化硅层和第三氧化硅层共同填满第三沟槽，一字符线填入第一沟槽的上半部、覆盖第二沟槽内的氮化硅层以及部分的存储器区，其中在与该字符线重叠的第二沟槽内的氮化硅层的上表面不低于与字符线重叠的第一氧化硅层的上表面。

根据本发明的另一优选实施例，一种具有字符线的半导体结构的制作方法，包含：首先提供一基底包含一存储器区和一周边元件区，接着形成一第一沟槽和一第二沟槽位于存储器区，形成一第三沟槽在周边元件区，其中第一沟槽的宽度小于第二沟槽的宽度，第二沟槽的宽度小于第三沟槽的宽度，然后形成一第一氧化硅层填满第一沟槽、顺应地覆盖第二沟槽和第三沟槽，接续移除位于第二沟槽内和第三沟槽内的该第一氧化硅层，然后形成一氮化硅层填满第二沟槽并且顺应地覆盖第三沟槽，再形成一第二氧化硅层于第三沟槽，其中第二氧化硅层和氮化硅层填满第三沟槽，之后移除存储器区内部分的基底、部分第一氧化硅层和部分的氮化硅层以形成一字符线沟槽，最后形成一字符线填入字符线沟槽。

附图说明

图1至图12为本发明的优选实施例所绘示的具有字符线的半导体结构的制作方法的示意图；