[发明专利]一种针对多负载DDRX互连的三维菊花链拓扑在审
| 申请号： | 201710802911.X | 申请日： | 2017-09-08 |
| 公开（公告）号： | CN107704659A | 公开（公告）日： | 2018-02-16 |
| 发明（设计）人： | 李兴明;高加林;郭丰睿 | 申请（专利权）人： | 北京理工雷科电子信息技术有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京理工大学专利中心11120 | 代理人： | 代丽,仇蕾安 |
| 地址： | 100081 北京市海淀区中关*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种针对多负载DDRX互连的三维菊花链拓扑。使用本发明能够降低互连链路的非理想效应，提高信号传输质量。本发明基于DDRX的三维空间结构，在DDRX中交替设置两类走线层走线层A和走线层B；其中走线层A和走线层B分别靠近表层和底层；信号依次流经走线层A和走线层B流经各个负载，利用三维DDRX空间中过孔和传输线的有效组合，减小了各负载分支线的长度，从而有效减轻多负载分支线之间的反射，减小了非理想效应的影响，提高信号传输质量。此外，通过过孔背钻和keep out处理，进一步减小过孔本身的非理想效应。 | ||
| 搜索关键词： | 一种 针对 负载 ddrx 互连 三维 菊花 拓扑 | ||
【主权项】：
一种多负载DDRX互连的三维菊花链拓扑，其特征在于，在DDRX的PCB走线设计中，设置两类走线层：走线层A和走线层B；其中走线层A与表层的距离小于4层；走线层B与底层的距离小于4层；信号经过各个过孔交替流经走线层A和走线层B到达各个负载。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京理工雷科电子信息技术有限公司，未经北京理工雷科电子信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710802911.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种信息存储读取装置
- 下一篇：耳机
