[发明专利]选择电路

摘要

本发明适用于模拟电路技术领域，提供了一种选择电路，包括复位信号单元、时钟脉冲单元、多个依次连接时序控制单元和多个逻辑输出单元；所述时钟脉冲单元的输出端与各个依次连接的时序控制单元中的第一个时序控制单元的时钟脉冲输入端连接，所述复位信号单元的输出端分别与各个时序控制单元的复位信号输入端连接，每一个逻辑输出单元的输入端分别连接每个时序控制单元的输出端中的一个输出端，每一个时序控制单元的输出端包括正信号输出端和反信号输出端。本发明提供的选择电路实现多项选择输出时，控制线路少，结构简单，控制方便。

主权项

1.一种选择电路，其特征在于，包括：复位信号单元、时钟脉冲单元、多个依次连接的时序控制单元和多个逻辑输出单元；所述时钟脉冲单元的输出端与各个依次连接的时序控制单元中的第一个时序控制单元的时钟脉冲输入端连接，所述复位信号单元的输出端分别与各个时序控制单元的复位信号输入端连接，每一个逻辑输出单元的输入端分别连接每个时序控制单元的输出端中的一个输出端，每一个时序控制单元的输出端包括正信号输出端和反信号输出端；当所述复位信号单元的输入端输入高电平时，所述复位信号单元的输出端输出低电平，各个时序控制单元的正信号输出端输出低电平，各个时序控制单元的反信号输出端输出高电平，各个逻辑输出单元中的第一逻辑输出单元输出有效电平信号；当所述复位信号单元的输入端输入低电平时，所述复位信号单元的输出端输出高电平，所述时钟脉冲单元输出时钟脉冲信号到第一个时序控制单元，第一个时序控制单元根据所述时钟脉冲信号的周期个数通过正信号输出端输出一个正信号，通过反信号输出端输出一个反信号，且将正信号输出至与第一个时序控制单元连接的下一级时序控制单元和第二逻辑输出单元，将反信号输出至第三逻辑输出单元，各个时序控制单元中除第一个时序控制单元外剩余的每一级时序控制单元根据与其连接的上一级时序控制单元输出的正信号通过正信号输出端输出一个正信号，通过反信号输出端输出一个反信号，且将正信号输出至与其连接的下一级的时序控制单元和第四逻辑输出单元，将反信号输出至第五逻辑输出单元，各个逻辑输出单元中除所述第一逻辑输出单元外剩余的逻辑输出单元中的一个逻辑输出单元输出有效电平信号。