[发明专利]用于DPU运算的软件栈和编程有效

专利信息
申请号: 201710684841.2 申请日: 2017-08-11
公开(公告)号: CN108010551B 公开(公告)日: 2023-05-02
发明(设计)人: 李双辰;牛迪民;克里希纳·马拉丁;郑宏忠 申请(专利权)人: 三星电子株式会社
主分类号: G11C11/408 分类号: G11C11/408;G11C11/4097
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 于翔;曾世骁
地址: 韩国京畿*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种用于DPU运算的软件栈和编程。一种包括库、编译器、驱动器和至少一个动态随机存取存储器(DRAM)处理单元(DPU)的系统。所述库可确定与接收到的命令相应的至少一个DPU运算。所述编译器可以形成用于所述DPU运算的至少一个DPU指令。所述驱动器可将所述至少一个DPU指令发送到至少一个DPU。所述DPU可包括至少一个计算单元阵列,所述至少一个计算单元阵列可包括按照具有至少一个列的阵列被布置的多个基于DRAM的计算单元,其中,所述至少一个列可包括至少三个行的基于DRAM的计算单元,所述至少三个行的基于DRAM的计算单元被配置为提供针对所述至少三个行中的第一行和第二行进行运算的逻辑功能,并被配置为将所述逻辑功能的结果存储在所述至少三个行中的第三行中。
搜索关键词: 用于 dpu 运算 软件 编程
【主权项】:
1.一种系统,包括:接口,用于接收命令;库,用于确定与所接收到的命令相应的至少一个动态随机存取存储器(DRAM)处理单元(DPU)运算;编译器,用于形成与接收到的命令相应的用于所确定的至少一个DPU运算的至少一个DPU指令;以及驱动器,用于将所述至少一个DPU指令发送到至少一个DPU,所述DPU包括包含按照具有至少一个列的阵列被布置的多个基于DRAM的计算单元的至少一个计算单元阵列,所述至少一个列包括至少三个行的基于DRAM的计算单元,所述至少三个行的基于DRAM的计算单元被配置为提供针对所述至少三个行中的第一行和第二行进行运算的逻辑功能,并被配置为将所述逻辑功能的结果存储在所述至少三个行中的第三行中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710684841.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top