[发明专利]用于DPU运算的软件栈和编程

说明书

一种用于DPU运算的软件栈和编程。一种包括库、编译器、驱动器和至少一个动态随机存取存储器(DRAM)处理单元(DPU)的系统。所述库可确定与接收到的命令相应的至少一个DPU运算。所述编译器可以形成用于所述DPU运算的至少一个DPU指令。所述驱动器可将所述至少一个DPU指令发送到至少一个DPU。所述DPU可包括至少一个计算单元阵列，所述至少一个计算单元阵列可包括按照具有至少一个列的阵列被布置的多个基于DRAM的计算单元，其中，所述至少一个列可包括至少三个行的基于DRAM的计算单元，所述至少三个行的基于DRAM的计算单元被配置为提供针对所述至少三个行中的第一行和第二行进行运算的逻辑功能，并被配置为将所述逻辑功能的结果存储在所述至少三个行中的第三行中。

本专利申请要求于2016年10月27日提交的第62/413，973号美国临时专利申请以及于2017年2月6日提交的第15/426，015号美国专利申请的优先权权益，所述两个专利申请的公开通过引用全部合并于此。

技术领域

本申请涉及一种软件栈和编程，更为具体地讲，涉及一种用于DPU的软件栈和编程。

背景技术

图形处理单元(GPU)和Tensor处理单元(TPU)通常被用于深度学习处理。深度学习处理包括由GPU或TPU不能有效执行的高度并行处理。

发明内容

示例实施例提供了一种可包括用于接收命令的接口、库、编译器、驱动器和动态随机存取存储器(DRAM)处理单元(DPU)的系统。库可以确定与由接口接收的命令相应的至少一个DPU运算。编译器可形成用于所确定的与接收到的命令相应的至少一个DPU运算的至少一个DPU指令。驱动器可以将所述至少一个DPU指令发送到至少一个DPU。所述DPU可包括至少一个计算单元阵列，所述至少一个计算单元阵列包括按照具有至少一个列的阵列被布置的多个基于DRAM的计算单元，其中，所述至少一个列可包括至少三个行的基于DRAM的计算单元，所述至少三个行的基于DRAM的计算单元被配置为提供针对所述至少三个行中的第一行和第二行进行运算的逻辑功能，并被配置为将所述逻辑功能的结果存储在所述至少三个行中的第三行中。在一个实施例中，所述至少一个列的基于DRAM的计算单元均可包括三个晶体管-一个电容器(3T1C)DRAM存储器单元或一个晶体管-一个电容器(1T1C)DRAM存储器单元，所述至少一个列的基于DRAM的计算单元可提供或非逻辑功能。在一个实施例中，所述DPU还可包括按照具有至少一个列的阵列被布置的多个基于DRAM的随机计算单元，其中，所述至少一个列可包括至少三个行的基于DRAM的随机计算单元，所述至少三个行的基于DRAM的随机计算单元被配置为提供针对所述至少三个行的第一行和第二行进行运算的随机逻辑功能，并被配置为将所述随机逻辑功能的结果存储在所述至少三个行的第三行中。在一个实施例中，所述至少一列的基于DRAM的随机计算单元均可包括三个晶体管-一个电容器(3T1C)DRAM存储器单元或一个晶体管-一个电容器(1T1C)DRAM存储器单元。在一个实施例中，所述至少一个DPU运算可以包括随机计算运算。