[发明专利]半导体器件在审
| 申请号: | 201710660716.8 | 申请日: | 2017-08-04 |
| 公开(公告)号: | CN107689244A | 公开(公告)日: | 2018-02-13 |
| 发明(设计)人: | 园田贤一郎;佃荣次;前川径一 | 申请(专利权)人: | 瑞萨电子株式会社 |
| 主分类号: | G11C16/04 | 分类号: | G11C16/04;G11C16/10;G11C16/30 |
| 代理公司: | 广州三环专利商标代理有限公司44202 | 代理人: | 温旭,郝传鑫 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本文提供的半导体器件能够降低在半导体衬底上形成的存储元件的状态变化的可能性,所述半导体衬底和所述存储元件之间插入有绝缘层。所述半导体器件包括非易失性存储元件和偏压电路。所述非易失性存储元件中的每一个包括漏区和源区,栅电极以及电荷储存层,所述漏区和源区布置成将形成有沟道的半导体区域夹在中间,所述电荷储存层布置在所述栅电极和所述半导体区域之间。所述非易失性存储元件布置在半导体衬底上,且所述非易失性存储元件和所述衬底之间插入有绝缘层。当电子储存在电荷储存层中时,所述偏压电路使所述栅电极和所述漏区与所述源区中的至少一个之间的电势差减小,从而使储存在非易失性存储元件的沟道中的空穴减少。 | ||
| 搜索关键词: | 半导体器件 | ||
【主权项】:
半导体器件,其包括:多个非易失性存储元件,所述多个非易失性存储元件中的每一个具有一对第二半导体区域、栅电极和电荷储存层,所述一对第二半导体区域布置成将形成有沟道的第一半导体区域夹在中间,并且所述第二半导体区域是第一导电类型,所述栅电极布置在所述第一半导体区域的上方,所述电荷储存层布置在所述栅电极和所述第一半导体区域之间并且储存电荷,并且所述存储元件布置在半导体衬底之上且在所述存储元件与所述半导体衬底之间插入有绝缘层;以及偏压电路,当所述第一导电类型的多数电荷载流子被储存在所述非易失性存储元件中的第一非易失性存储元件的电荷储存层中时,使与所述第一非易失性存储元件不同的第二非易失性存储元件的栅电极与所述一对第二半导体区域中的至少一个之间的电势差减小,从而减少储存在所述第二非易失性存储元件的沟道中的第二导电类型的多数电荷载流子,所述第二导电类型与所述第一导电类型不同。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710660716.8/,转载请声明来源钻瓜专利网。





