[发明专利]半导体器件

权利要求书

1.半导体器件，其包括：

多个非易失性存储元件，所述多个非易失性存储元件中的每一个具有一对第二半导体区域、栅电极和电荷储存层，所述一对第二半导体区域布置成将形成有沟道的第一半导体区域夹在中间，并且所述第二半导体区域是第一导电类型，所述栅电极布置在所述第一半导体区域的上方，所述电荷储存层布置在所述栅电极和所述第一半导体区域之间并且储存电荷，并且所述存储元件布置在半导体衬底之上且在所述存储元件与所述半导体衬底之间插入有绝缘层；以及

偏压电路，当所述第一导电类型的多数电荷载流子被储存在所述非易失性存储元件中的第一非易失性存储元件的电荷储存层中时，使与所述第一非易失性存储元件不同的第二非易失性存储元件的栅电极与所述一对第二半导体区域中的至少一个之间的电势差减小，从而减少储存在所述第二非易失性存储元件的沟道中的第二导电类型的多数电荷载流子，所述第二导电类型与所述第一导电类型不同。

2.如权利要求1所述的半导体器件，

其中，所述偏压电路施加所述第二非易失性存储元件的栅电极和所述第二半导体区域之间的电势差，从而将所述第一导电类型的多数电荷载流子提供至所述第二非易失性存储元件的沟道以使储存的第二导电类型的多数电荷载流子与提供的第一导电类型的多数电荷载流子在所述第二非易失性存储元件的沟道中重新结合。

3.如权利要求2所述的半导体器件，

其中，非易失性存储元件的栅电极包括第一导电类型的半导体层，并且所述偏压电路均衡所述第二非易失性存储元件的栅电极上的电压和所述第二半导体区域上的电压。

4.如权利要求3所述的半导体器件，

其中，所述第一半导体区域包括P型半导体区域，并且所述一对第二半导体区域包括一对N型半导体区域，所述第一导电类型的多数电荷载流子是电子，所述第二导电类型的多数电荷载流子是空穴。

5.如权利要求1所述的半导体器件，

其中，所述第一半导体区域处于电浮置状态，偏置电压被施加于所述半导体衬底，并且所述偏置电压调节所述非易失性存储元件的阈值电压。

6.半导体器件，其包括：

多个非易失性存储元件，所述多个非易失性存储元件中的每一个具有一对第二半导体区域，栅电极以及电荷储存层，所述一对第二半导体区域布置成将形成有沟道的第一半导体区域夹在中间，所述第二半导体区域是第一导电类型，所述栅电极布置在所述第一半导体区域之上，所述电荷储存层布置在所述栅电极和所述第一半导体区域之间并且储存电荷，所述存储元件以矩阵的形式布置在半导体衬底之上，且所述半导体存储元件和所述半导体衬底之间插入有绝缘层；

多个字线，所述多个字线沿着所述矩阵中的各个行布置并且与在对应的行中布置的非易失性存储元件的栅电极连接；

多个位线，所述多个位线沿着所述矩阵中的各个列布置并且与在对应的列中布置的非易失性存储元件的一对第二半导体区域中的一个区域连接；

多个源线，所述多个源线沿着所述矩阵中的各个列布置并且与在对应的列中布置的非易失性存储元件的一对第二半导体区域中的另一区域连接；

选择电路，所述选择电路从所述字线、所述位线和所述源线中选择字线、位线和源线；以及

偏压电路，所述偏压电路产生待施加于选择的字线、选择的位线和选择的源线的选择性电压和待施加于未选择的字线、未选择的位线和未选择的源线的非选择性电压；

其中，当第一导电类型的多数电荷载流子储存在第一非易失性存储元件的电荷储存层中时，所述偏压电路产生非选择性电压以将所述第一导电类型的多数电荷载流子供给至第二非易失性存储元件的沟道，其中，所述第一非易失性存储元件包括与所述选择的字线连接的栅电极、第二半导体区域中的与选择的位线连接的一个区域以及该第二半导体区域中的与选择的源线连接的另一个区域，所述第二非易失性存储元件包括与未选择的字线连接的栅电极，第二半导体区域中的与未选择的位线连接的一个区域，以及该第二半导体区域中的与未选择的源线连接的另一区域。

7.如权利要求6所述的半导体器件，

其中，当第一导电类型的多数电荷载流子储存在所述第一非易失性存储元件的电荷储存层中时，所述偏压电路产生使电势差周期性变化的选择性电压和使电势差周期性变化的非选择性电压。