[发明专利]存储单元及存储阵列有效
| 申请号： | 201710564873.9 | 申请日： | 2017-07-12 |
| 公开（公告）号： | CN109256170B | 公开（公告）日： | 2020-09-15 |
| 发明（设计）人： | 黄财煜;王炳尧 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | G11C17/16 | 分类号： | G11C17/16;G11C17/18 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王珊珊 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 存储单元包括读取选择晶体管、写入选择晶体管及反熔丝电容。读取选择晶体管具有第一端、第二端及控制端，读取选择晶体管的第一端耦接于位线，及读取选择晶体管的控制端耦接于读取字符线。写入选择晶体管具有第一端、第二端及控制端，写入选择晶体管的第一端耦接于读取选择晶体管的第二端，写入选择晶体管的第二端耦接于高压控制线，及写入选择晶体管的控制端耦接于写入字符线。反熔丝电容具有第一端及第二端，反熔丝电容的第一端耦接于读取选择晶体管的所述第二端，及反熔丝电容的第二端耦接于低压控制线。 | ||
| 搜索关键词： | 存储 单元 阵列 | ||
【主权项】：
1.一种存储单元，其特征在于包括：读取选择晶体管，具有第一端耦接于位线，第二端，及控制端耦接于读取字符线；写入选择晶体管，具有第一端耦接于所述读取选择晶体管的所述第二端，第二端耦接于高压控制线，及控制端耦接于写入字符线；以及反熔丝电容，具有第一端耦接于所述读取选择晶体管的所述第二端，及第二端耦接于低压控制线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710564873.9/，转载请声明来源钻瓜专利网。
