[发明专利]低功耗小面积的USB2.0物理层结构在审

专利信息
申请号: 201710395840.6 申请日: 2017-05-31
公开(公告)号: CN107391420A 公开(公告)日: 2017-11-24
发明(设计)人: 况波 申请(专利权)人: 成都锐成芯微科技股份有限公司
主分类号: G06F13/42 分类号: G06F13/42;G06F13/40
代理公司: 暂无信息 代理人: 暂无信息
地址: 610041 四川省成都市高新*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种低功耗小面积的USB2.0物理层结构,包括差分信号输入端、用于检测是否有信号输入的信号检测器、用于接收差分信号输入端输入的差分信号的信号接收器、与信号检测器和信号接收器相连的多电压比较时钟数据恢复电路、与多电压比较时钟数据恢复电路相连的时钟校准单元、与时钟校准单元相连的全数字锁相环电路、与多电压比较时钟数据恢复电路和全数字锁相环电路相连的USB2.0数字逻辑电路、与多电压比较时钟数据恢复电路和USB2.0数字逻辑电路相连的两个并行转串行电路及与两个并行转串行电路相连的驱动电路。本发明无需高频率工作时钟、减少了模拟电路且实现了USB2.0物理层结构的低功耗和小面积。
搜索关键词: 功耗 面积 usb2 物理层 结构
【主权项】:
一种低功耗小面积的USB2.0物理层结构,其特征在于:所述低功耗小面积的USB2.0物理层结构包括差分信号输入端、用于检测是否有信号输入的信号检测器、用于接收差分信号输入端输入的差分信号的信号接收器、与所述信号检测器和所述信号接收器相连的多电压比较时钟数据恢复电路、与所述多电压比较时钟数据恢复电路相连的时钟校准单元、与所述时钟校准单元相连的全数字锁相环电路、与所述多电压比较时钟数据恢复电路和所述全数字锁相环电路相连的USB2.0数字逻辑电路、与所述多电压比较时钟数据恢复电路和所述USB2.0数字逻辑电路相连的两个并行转串行电路及与所述两个并行转串行电路相连的驱动电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都锐成芯微科技股份有限公司,未经成都锐成芯微科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710395840.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top