[发明专利]一种SoC系统中的高速输入器和脉冲计数器电路在审
申请号: | 201710328288.9 | 申请日: | 2017-05-11 |
公开(公告)号: | CN107133192A | 公开(公告)日: | 2017-09-05 |
发明(设计)人: | 张跃玲;张磊;王镇;汪健 | 申请(专利权)人: | 北方电子研究院安徽有限公司 |
主分类号: | G06F15/78 | 分类号: | G06F15/78;G06F9/48;H03K21/38 |
代理公司: | 南京纵横知识产权代理有限公司32224 | 代理人: | 耿英,董建林 |
地址: | 233040*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种SoC系统中的高速输入器和脉冲计数器电路,包括高速输入管脚、触发器缓冲、事件输入跳变检测器、时钟分频器、定时器、用于存储高速输入事件时间信息的先进先出队列FIFO1、用于存储记录设定周期时间内的脉冲计数个数的先进先出队列FIFO2、脉冲计数器和内部中断处理模块。本发明通过SoC系统中的处理器核的中断功能实现对外部高速输入管脚的时间信息的读取和处理,并实现配置时间内对输入脉冲个数计数和读取,具有占用面积小,使用资源少,节约成本等优点。 | ||
搜索关键词: | 一种 soc 系统 中的 高速 输入 脉冲 计数器 电路 | ||
【主权项】:
一种SoC系统中的高速输入器和脉冲计数器电路,其特征是,包括高速输入管脚、触发器缓冲、事件输入跳变检测器、时钟分频器、定时器、用于存储高速输入事件时间信息的先进先出队列FIFO1、用于存储记录设定周期时间内的脉冲计数个数的先进先出队列FIFO2、脉冲计数器和内部中断处理模块;高速输入管脚为连接到SoC顶层用于外部事件信号的输入;触发器缓冲对通过高速输入管脚输入的信号进行缓冲和过滤;事件输入跳变检测器,对外部跳变沿的事件检测;时钟分频器对时钟进行分频;定时器以时钟分频器输出的时钟周期为运行时钟周期,为高速输入器和脉冲计数器内部提供时间信息基准;用于存储高速输入事件时间信息的先进先出队列FIFO1用于存取高速输入事件发生的时间;先进先出队列FIFO1的写使能由事件输入跳变检测器检测到事件控制产生,并控制写入当前定时器时刻值到先进先出队列FIFO1;脉冲计数器,对配置的周期时间段内的高速输入管脚的脉冲个数进行记录;用于存储记录设定周期时间内的脉冲计数个数的先进先出队列FIFO2,用来存取配置周期时间段内的输入管脚的脉冲个数;当脉冲计数器发出计数结束标志时,同时控制写入记录的脉冲个数到先进先出队列FIFO2中;内部中断处理模块用于中断请求和中断清除。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北方电子研究院安徽有限公司,未经北方电子研究院安徽有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710328288.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种基于FLASH器件的ID芯片
- 下一篇:基于S形模型的原铝需求预测方法